课程设计----自动电子钟

《课程设计----自动电子钟》由会员分享，可在线阅读，更多相关《课程设计----自动电子钟（11页珍藏版）》请在毕设资料网上搜索。

1、 第 1 页 共 12 页 第一章第一章 设计说明设计说明 1.1 设计思路 自动电子钟是应用六个静态数码管显示时、分、秒的。时、分、秒的显示分别对应 两个静态数码管。分和秒的设计需要采用从 00 到 59 的六十进制循环计数，小时部分需 要从 00 到 23 的二十四进制循环计数。上电之后从“00：00：00”开始显示。 秒和分的部分分别应用两个 74160 十进制计数器以并行进位方式连接成六十进制 计数器，都采用异部置零端 CLRN 进行计数，分的部分采用同步置零端 LDN 进行计数。当 给进 1HZ 的时钟信号后，以秒的进位输出作为分的时钟输入，从而显示分的数值；以分 的进位输出作为时的

2、时钟输入，从而显示时的数值，当到达 23：59：59 时进行下一个循 环。 1.2 模块介绍 该设计是使用 74160，与非门，反相器三个元器件连接而成的。 74160 是同步十进制 计数器，其芯片图如下（图 1） ，右侧为各引脚的功能表。 图 1 表 1 RCO 进位输出端 CLK 时钟输入端 CLRN 异步清零端（上升沿有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LDN 同步并行置入控制端 QA-QD 输出端 第 2 页 共 12 页 74160 功能表如下表 2 所示 CLK CLRN LDN EP ET 工作状态 x 0 x x x 置零 1 0 x x

3、预置数 x 1 1 0 1 保持 x 1 1 x 0 保持（但 c=0） 1 1 1 1 计数 表 2 1.3 真值表 74160 真值表如表 3 所示 输入 output CLK LDN CLRN ENP ENT D C B A QD QC QB QA RCO L L L L L L L H d c b a d c b a * H H L QD QC QB QA * H H L QD QC QB QA L H H H H L L L L L H H H H L L L H L H H H H L L H L L H H H H L L H H L H H H H L H L L L H H

4、H H L H L H L H H H H L H H L L H H H H L H H H L H H H H H L L L L H H H H H L L H H 表 3 第 3 页 共 12 页 与非门真值表如表 4 所示： A B Y 0 0 1 0 1 1 1 0 1 1 1 0 表 4 反相器真值表如表 5 所示： A Y 0 1 1 0 表 5 第二章第二章 原理图原理图 2.1 直观图 第 4 页 共 12 页 2.2 秒设计 采用并行进位方式，异步置零法 图 3 秒设计图 2.3 分设计 采用并行进位方式，异步置零法 图 4 分设计图 第 5 页 共 12 页 2.4 时设计 采用并行进位方式 同步置零法 图 5 时设计图 第 6 页 共 12 页 2.5 整体电路图 图 6 整体电路图 第 7 页 共 12 页 第三章第三章 波形仿真图波形仿真图 秒的个位向秒的十位进位