数字逻辑课程设计--数字电子钟的设计

《数字逻辑课程设计--数字电子钟的设计》由会员分享，可在线阅读，更多相关《数字逻辑课程设计--数字电子钟的设计（7页珍藏版）》请在毕设资料网上搜索。

1、数字电子钟的设计数字电子钟的设计 一、设计目的： 通过设计，能巩固、加深对基础理论知识的理解，培养学生独立分析问题解决问题的能力， 为以后的学习打下基础。 二、设计要求： 1、设计一台能显示分、秒的数字电子钟，要求 1 小时为一计时周期。 2、用中小规模集成电路组成电子钟，并在试验箱上进行组装、调试。 3、当电路发生走时误差时，要求电路可以手动校正，能进行分的校正。 4、要求电路具有整点报时功能，报时声响为：在每个整点前鸣叫四个低音（500Hz） ，整时 时再鸣叫一次高音（1000Hz） 。 三、参考资料： 课程设计任务书 数字逻辑 实验指导书附录（集成电路引脚图） 网络资料 四、试验器材：

2、74LS90 * 9 74LS48 * 6 74LS08 * 2 74LS00 * 3 74LS04 * 2 74LS20 * 2 1k 和 10k 电阻各一个 导线若干 蜂鸣器 实验电路箱 五、设计原理 （一）各个集成电路及其图示、接法： 74LS90 ：异步计数器 74LS48 ：七段译码器 74LS08 ：两输入与门 74LS00 ：两输入与非门 74LS04 ：非门 74LS20 ：四输入与非门 （二）各个分电路的原理： 1、数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能 与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时

3、标准的 1HZ 时间信 号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 2、晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 1Kz 的方波信号，可保证数字钟的走 时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 3、分频器电路 分频器电路将 1Kz 的高频方波信号经 3 次十分频后得到 1Hz 的方波信号供秒计数器进行 计数。分频器实际上也就是计数器。 4、时间计数器电路 时间计数电路由秒个位和秒十位计数器、 分个位和分十位计数器及时个位和时十位计数器电 路构成，其中秒个位、分个位为十进制计数器，而根据设计要求，秒十位和时十位为六进制 计

4、数器。并且每一个计数器均提供一个异步清零端（高电平有效）。 5、译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码 管正常工作提供足够的工作电流。选用 74LS48 作为显示译码电路。 6、数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为数 码管。 7、校时电路 校时电路的开关断开时正常计时，闭合时实现校时功能。 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先 截断正常的计数通路， 然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的 计数单元的输入端，校正好后，再转入正常计时状态即可。 8、整点报时电路 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以 示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。 根据要求，电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分 59 秒 期间时，报时电路报时控制信号。选蜂鸣器为电声器件。 六、设计步骤 （一）