数字逻辑_4位全加器课程设计

《数字逻辑_4位全加器课程设计》由会员分享，可在线阅读，更多相关《数字逻辑_4位全加器课程设计（11页珍藏版）》请在毕设资料网上搜索。

1、 目录 摘要1 Abstract2 1 设计关键3 2 设计过程4 2.1设计思路5 2.2设计过程6 3 设计过程7 3.1设计实现代码7 3.2功能仿真8 4 设计总结9 参考文献10 I 摘要 全加器的运用是相当的广泛的,像各种各样的 CPU 和某些模型机，然而对于快速正确 的加法器的设计是相当的重要的，所以在这次课程设计我选择对全加器的设计与实现。 一个器件需要进一步的更新换代，在我所学的知识领域里面，我认为应该需要两个方面， 一个是设计，有一个好的设计，它就像一种需求一样，即使这种设计在实际上暂时无法得到应 用，但是，在一定时期以后，它是可以实现的。另一个是工艺，对于一个好的设计，由

2、于工艺 还没有达到那个水平没法进行对好的设计的实现。所以在这次我使用我所学过的知识进行对这 个四位全加器进行设计。由于涉及串联进位，会导致进位延迟，故这种设计仅适用于低速情况。 关键词关键词：全加器 四位 延迟 低速 II Abstract Fulladder implement use is quite widespread, like all sorts of CPU and some model machine, yet for rapid correct adder design is quite important, so in this course design fulladde

3、r device for my choice of design and implementation. A device need further upgrading, in my knowledge field inside, I think should need two aspects, one is the design, there is a good design, it is just like a kind of demand the same, even if the design in actually temporarily unable to find application, but, in a certain period after, it is can be realized. Another is the process, for a good design, due pr