毕业论文--基于VHDL的数字频率计设计

《毕业论文--基于VHDL的数字频率计设计》由会员分享，可在线阅读，更多相关《毕业论文--基于VHDL的数字频率计设计（44页珍藏版）》请在毕设资料网上搜索。

1、 I 科技学院 2009 届本科毕业论文 基于基于 VHDL 的数字频率计设计的数字频率计设计 2009 年 5 月 1 目 录 目 录 1 中 文 摘 要 2 ABSTRACT 3 第一章 引 言 . 4 第二章 设计语言和软件概述. 6 2.1 EDA 技术 .6 2.2 VHDL 语言介绍 8 2.3 Max+plus软件介绍9 第三章 系统设计方法概述 . 12 3.1 电子系统的设计方法 12 3.2 “自顶向下”与“自顶向上”的设计方法 . 14 3.3 系统组成 . 16 第四章 数字频率计的设计 . 18 4.1 测频控制信号发生器 18 4.2 带时钟使能十进制计数器 . 2

2、1 4.3 7 段显示译码器 LED7 24 4.4 动态 LED 数码管显示 sm . 27 4.5 本系统的顶层模块 31 第五章 总 结 . 40 参考文献 41 致 谢 42 诚 信 责 任 书 . 43 2 基于 VHDL 的数字频率计设计 中 文 摘 要 随着计算机技术、 超大规模集成电路、 EDA(Electronics Design Automation) 技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方 法、工具、器件已远远落后于当今信息技术的发展。基于 EDA 技术和硬件描述 语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本论文 采用自上

3、向下的设计方法，基于 VHDL 硬件描述语言设计了一种数字频率计，并 在 Max+plus平台上进行了仿真。 关键词: EDA，VHDL，Max+plus，数字频率计 3 ABSTRACT With the development of computer, VLSI and EDA and the application of programmable logic devices, the traditional bottom-up design method, tools and devices have been far behind the development of informat

4、ion technology. The top-down design method based on the EDA technology and VHDL is used to design the digital system. In this paper, a digital cymometer is designed using the top-down method based on VHDL and then simulated on Max+plusplatform. Keywords: EDA, VHDL, Max+plus, digital cymometer 4 第一章 引 言 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、 测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的 方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及 便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字频率计是 计算机、通讯设备、音频视频等科研生产领域不可缺少的电子测量仪器。它是 一种用十进制数字显示被测信