课程设计--多功能数字钟的设计

《课程设计--多功能数字钟的设计》由会员分享，可在线阅读，更多相关《课程设计--多功能数字钟的设计（32页珍藏版）》请在毕设资料网上搜索。

1、- 1 - EDAEDA 设计二实验报告设计二实验报告 作作 者者: : 李伟杰 学学 号：号： 0910190131 学院学院( (系系):): 自动化学院 专专 业业: : 电气工程及其自动化专业 题题 目目: : 多功能数字钟的设计 指导老师指导老师： 姜萍 同组人：同组人： 李翔 日期日期： 2012 年 3 月 18 日 - 1 - 摘要：摘要：基于 QuartusII7.0 软件采用模块化设计方法设计一个多功能数字钟。结合 所学过的数字电路的知识， 直接利用各种最基本的数字逻辑器件通过接线完成数 字钟的各种基本功能和调试工作，并进行基本功能的封装（类似于语言编程中的 类和对象） 。

2、然后对封装的各个模块进行组装。最终完成数字钟的总电路图，软 件仿真调试成功后编译下载至可编程实验系统中进行硬件测试。 整个过程为从下 而上的一种编程方式，且直接利用逻辑器件代替 VHDL 编程语言，更直观，方 便。 关键词：关键词：QuartusII7.0 模块化 封装 从下而上 直观 Abstract: Design a digital clock with the blocking method on QuartusII7.0.Conbiming the lesson- weve learned last year , use directly different kinds of dig

3、ital logic devices to enrich the basic function of the digital clock like time , clear , alarm and so on .At the same time ,using the compiling and simulating tools to check whether the diagram is right or not . if it comes no error, pack the circuit files designed as a block called creating a symbo

4、l files for current files . take the use of the blocks we created to finish the total circuit diagram . finally program the total circuit diagram to the programmable SmartSOPC system .test the result . The whole process from the bottom up for a program mode, and directly for the use of logic device instead of VHDL programming language, more intuitive and convenient . Keywords: QuartusII7.0 modularization capsulation From the bottom on intuitive - 2 -