基于FPGA的数字时钟课程设计

《基于FPGA的数字时钟课程设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字时钟课程设计（20页珍藏版）》请在毕设资料网上搜索。

1、 基于基于 FPGA 的的数字时钟数字时钟 院院别：别： 电子工程学院 班级：班级： 成员：成员： 技术规范技术规范 一、一、 功能定义功能定义 1、分频：在电子钟的设计中，涉及到的频率有三个： （1） ：1Hz 的秒计时频率，用来进行秒计时； （2） ：4Hz 的按键防抖频率； （3） ：1000Hz 的循环扫描频率； 因此在分频模块应实现将芯片中的高频率时钟分频得到上面的三个所需频 率。 引脚 INPUT/OUTPUT 功能 RESET Input 复位 CLK Input 芯片频率 CLK1H output 秒时钟频率 CLK1K output 扫描频率 CLK4H output 扫描按

2、键频率 2、控制：进行正常计时，时间调整，时间复位模式的选择： （1）时间初始复位； （2）选择秒时间调整的模式； （3）选择分时间调整的模式； （4）选择小时时间调整的模式； 引脚 INPUT/OUTPUT 功能 CLK4H Input 扫描按键频率 RESET Input 复位 5:0MIN output 复位分钟 5:0SEC output 复位秒钟 4:0HOUR output 复位时钟 1:0KEY Input 按键（进行模式的选择和 调时） 1:0TS output 模式的选择 EN output 使能(复位或计时选择) D output 调节时间的时钟 3、计时：进行调整时间，正

3、常计时； （1）正常计时； （2）调整秒计时； （3）调整分计时； （4）调整时计时； 引脚 INPUT/OUTPUT 功能 CLK1H input 秒时钟频率 5:0MIN output 分钟计时输出 5:0SEC output 秒钟计时输出 4:0HOUR output 时钟计时输出 1:0TS input 模式的选择 D input 调节时间的时钟 EN input 使能(复位或计时选择) 5:0DATA_M input 复位分钟 5:0DATA_S input 复位秒钟 4:0DATA_H input 复位时钟 4、选择输出：进行时间高低位的变换及循环扫描输出： （1）进行时间高低位的

4、变换； （2）进行时间的循环扫描； 引脚 INPUT/OUTPUT 功能 CLK1K input 循环扫描时钟 5:0MIN input 分钟计时输入 5:0SEC input 秒钟计时输入 4:0HOUR input 时钟计时输入 5:0SEG output 进行数码管的选通 3:0OUT output 时间的输出 5、译码：对时间进行七段数码管的译码： 引脚 INPUT/OUTPUT 功能 3:0DATA_IN input 时间的输入 7:0LED output 七段译码的输出 二、总引脚定义二、总引脚定义 引脚 INPUT/OUTPUT 功能 RESET Input 复位 CLK Input 芯片频率 1:0KEY Input 按键（进行模式的选择和 调时） 7:0LED output 七段译码的输出 5:0SEG output 进行数码管的选通 设计思路：设计思路： 一、一、总体设计思路图总体设计思路图： 二、功能引脚定义二、功能引脚定义 1、总体引脚 （1）K