数字电子钟课程设计

《数字电子钟课程设计》由会员分享，可在线阅读，更多相关《数字电子钟课程设计（19页珍藏版）》请在毕设资料网上搜索。

1、 1 摘要 数字电子钟由秒信号发生器、 “时、分、秒”计数器、译码器及显示器、校时电路等组成。 秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用 555 构成的振 荡器或石英晶体振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器” ，该计数器 采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器” 的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分，发出一个“时脉冲”信 号，该信号将被送到“时计数器” 。 “时计数器”采用 24 进制计数器，可以实现一天 24h 的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显

2、示译码器译码，通过 六位 LED 显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。 关键字： 计数器；译码器；显示器；校时电路 2 2 设计方案 1 任务要求 时钟的“时”要求用两位显示;上、下午用发光管作为标志； 时钟的“分” 、 “秒”要求各用两位显示； 整个系统要有校时部分（可以手动，也可以自动） ，校时时不能产生进位； 系统要有闹钟部分，声音要响 5 秒（可以是一声一声的响，也可以连续响） 。 2 设计原理 由石英晶体多谐振荡器和分频器产生 1HZ 标准秒脉冲。 “秒电路” 、 “分电路”均为 0059 的六十进制计数、译码、显示电路； “时电路”为 0023 的二十

3、四进制计数、译码、显示电路； 3 3 设计原理及其框图 1 数字显示电子钟的构成 该数字显示电子钟是一个将“ 时” ， “分” ， “秒”显示于数码管的计时装置。它的计时 周期为 24 小时。另外应有校时功能和闹钟功能。因此，一个基本的数字钟电路主要由 译码显示器、 “时” ， “分” ， “秒” ， “闹钟” 、校时电路、报时电路和振荡器组成。数字 钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能 与标准时间一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做 到准确稳定。使用石英晶体振荡器电路构成数字钟。 4 图 3-1 所示为数字钟的一般构

4、成框图 1 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的方波信号，可保证数字钟 的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电 路。 5 图 3-2 COMS 晶体振荡器 2 分频器电路 分频器电路将 32768z 的高频方波信号经 32768（）次分频后得到 1Hz 的方波信号供 秒计数器进行计数。分频器实际上也就是计数器。 3 时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器 电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根 据设计要求，时个位和

5、时十位计数器为 12 进制计数器。 6 二进制加法计数器 4 译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码 管正常工作提供足够的工作电流。 5 数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为 LED 数码 管。 2 数字钟的工作原理 1 晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 图 3-2 所示电路通过非门构成的输出为方波的数字式晶体振荡电路， 这个电路中， 非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡 器输出的近似于正弦波的波形转换为较理想

6、的方波。输出反馈电 阻为非门提供偏置， 使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、 与晶体构成一个谐振型网络， 完成对振荡频率的控制功能， 同时提供了一个度相移， 从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性 7 及准确性，从而保证了输出频率的稳定和准确。 晶体 XTAL 的频率选为 32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于 减少分频器级数。 从有关手册中，可查得 C1、C2 均为 30pF。当要求频率准确度和稳定度更高时，还可接入 校正电容并采取温度补偿措施。 由于 CMOS 电路的输入阻抗极高，因此反馈电阻 R1 可选为 10M。较高的 反馈电阻有利于提高振荡频率的稳定性，非门电路可选 74HC00。 2 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到z 的秒信号输入， 需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级