数字秒表课程设计

《数字秒表课程设计》由会员分享，可在线阅读，更多相关《数字秒表课程设计（20页珍藏版）》请在毕设资料网上搜索。

1、 1 电子技术课程设计 -数字秒表 学院 电子信息工程学院 专业、班级 姓名 学号 指导老师 年月 2 数字秒表设计 设计任务与要求： 设计一个数字秒表，要求它就有手控计秒，停摆和清零功能。 总体方框图： 设计方案 1 图 3.2.1 为电子秒表的逻辑图。按功能分成 4 个单元电路进行分析。 图 3.2.1 时钟信号发生器 开关控制器 计数、译码器 数字显示 74LS9074LS90 R0A R0B S9A S9B GND Q3 Q2 Q1 Q0 CP1 CP0 VCC 74LS9074LS90 R0A R0B S9A S9B GND Q3 Q2 Q1 Q0 CP1 CP0 VCC 74LS9

2、074LS90 R0A R0B S9A S9B GND Q3 Q2 Q1 Q0 CP1 CP0 VCC & & & & & & 6 2 5 1 7 4 8 555 555 接译码显示器接译码显示器 +5V K K2 2 K K1 1 Q Q Q Q u ui i CP 510P RP 1K A A B B D D F F 1.5K +5V C 4700P 470 R u uO O +5V 100K 100K 0.1 0.01 RW 1 2 3 4 5 1 # 2 # 3 # 3 “1” 3 1.基本 RS 触发器 图 3.2.1 中单元 I 为集成与非门构成的基本 RS 触发器。属低电平直接

3、触发的触发器，有直接置位、复位的功能。 它的一路输出 Q 作为单稳态触发器的输入，另一路输出 Q 作为与非门 5 的输入控制信号。 K2、K1接电平开关，不工作时置 1。当 K2置 0、K1置 1，则门 1 输出 Q=1， 门 2 输出 Q=0，K2再置 1、K1置 1，Q、Q 状态不变，K2仍置 1、K1置 0，则 Q 由 0 变为 1，门 5 开启，为计数器启动作好准备，Q 由 1 变 0，送出负脉冲， 启动单稳态触发器工作。 K1置 0 秒表清零并开始计时，K2置 0 秒表停止计时。基本 RS 触发器在 电子秒表中的职能是启动和停止秒表工作。 2.单稳态触发器 图 3.2.1 中单元为集

4、成与非门构成的微分型单稳态触发器， 图 3.2.2 为各点波形图。 单稳态触发器的输入触发负脉冲信号 ui由基本 RS 触发器 Q 端提供，输 出负脉冲 u通过非门加到计数器的清除端 R。 静态时，门 4 应处于截止状态（输出为高电平） ，故电阻 R 必须小于门 的关门电阻 Roff。定时元件 RC 取值不同，输出脉冲宽度也不同。当触发脉 冲宽度小于输出脉冲宽度时，可以省去输入微分电路的 RP和 CP。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。当其输 出为低电平时，使各计数芯片（3 片 74LS90）的 R 的输入为高电平（经过 了反相器） ，完成计数器的复位，由于采用单稳态触发

5、电路，R 端的高电平 维持时间即为暂态维持时间，暂态结束后便进入正常计时状态。 图 3.2.2 3.时钟发生器 图 3.2.1 中单元为 555 定时器构成的多谐振荡器，是一种性能较好 的时钟源。 调节电位器 RW，使在输出端 3 获得频率为 50HZ 的矩形波形信号，当基本 RS 触发器 Q1 时，门 5 开启，此时 50HZ 脉冲信号通过门 5 作为计数脉冲加于计 数器 1 #的计数输入端 CP 0。 t t ui 0 t uA 0 uD 0 t uo 0 4 4.计数及译码显示 图 3.2.1 中单元 IV 为二五十进制加法计数器 74LS90 构成电子秒 表的计数单元。其中计数器 74

6、LS90 1 #片接成五进制形式，对频率为 50HZ 的时钟脉冲进行五分频，在输出端 Q3取得周期为 0.1S 的矩形脉冲，作为计 数器 74LS90 2 #片的时钟输入。计数器 74LS90 2#片及计数器 74LS90 3#片接 成 8421 码十进制形成，其输出端与数字电路实验箱中译码显示部分的相应 输入端连接，可显示 0.19.9S 计时。 集成异步计数器 74LS90 是异步二一五一十进制加法计数器，它既可以 作二进制加法计数器，又可以作五进制和十进制加法计数器。其功能表如 表 3.2.1 所示，引脚排列见附录。 表 3.2.1 输 入 输 出 清 零 R0A R0B 置 9 S9A S9B 时 钟 CP Q3 Q2 Q1 Q0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1