数字逻辑课程设计---多功能数字钟

《数字逻辑课程设计---多功能数字钟》由会员分享，可在线阅读，更多相关《数字逻辑课程设计---多功能数字钟（16页珍藏版）》请在毕设资料网上搜索。

1、 数字逻辑电路课程设计报告 多功能数字钟 数字逻辑电路课程设计报告 多功能数字钟 1. 设计任务与要求 （1） 拥有正常的时分秒功能。 （2） 能利用实验板上的按键实现校时校分及清零功能。 （3） 能利用实验板上的扬声器做整点报时。 （4） 闹钟功能。 （5） 在 MAXPLUS2 中采用层次化设计方法进行设计。 （6） 完场全部电路设计后在实验板上下装，验证设计课题的正确性。 2 多功能数字钟的总体设计框图 3.设计方案 根据总体设计框图， 可以将整个系统分为 6 个模块来实现， 分别是计时模块 校 时模块整点报时模块分频模块动态显示模块及闹钟模块。 （1） 计时模块 该模块的设计相对简单，

2、使用一个二十四进制和两个六十进制计数器级 联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计 数器用于计分与计秒。只要给秒计数器一个 1HZ的时钟脉冲，则可以进 行正常的计时。分计数器以秒计数器的进位作为计数脉冲，小时计数器 以分计数器的进位作为计数脉冲。 A) 二十四进制原理图 生成的器件图 B) 六十进制计数器原理图 生成的器件图 （2） 校时模块 校时模块设计要求实现校时校分以及秒清零的功能。 a) 按下校时键，小时计数器迅速递增以调至所需的小时位。 b) 按下校分键，分计数器迅速递增以调至所需要的分位。 c) 按下清零键将秒计数器清零。 可以选择实验板上的三个脉冲按键进行锁

3、定。 对此模板的设计，有三个需要注意的问题： a) 在校分时，分计数器的计数不应对小时产生影响，因而需要屏蔽此 时分计数器的进位信号以防止小时计数器计数。 b) 按键“抖动”的消除。 所谓“抖动”是指一次按键时的弹跳现象，通常实验板中按 键所用的开关为机械弹性开关，由于机械触点的弹性作用，按 键开关在闭合时并不能马上接通，而断开时也不能马上断开， 使得闭合及断开的瞬间伴随一系列的电压抖动，从而导致本来 一次按键，希望计数一次，结果因为抖动计数多次，且次数随 机，这样严重影响了时间的校对。 消除抖动较为简单的方法是利用触发器， 比如可以使用 D 触 发器进行消抖，原因在于，D 触发器边沿触发，则

4、在除去时钟 边沿到来前一瞬间之外的绝大部分时间都不能输入，自然消除 了抖动。 C) 计时采用 1HZ的脉冲驱动计数器计数， 而校对时间时应选用相对频率 较高的信号计数器已达到快速校对时间的目的。这两种计数脉冲之间 需要进行选择切换。两种脉冲信号用二路选择器进行选择，选择条件 为是否按键。 计时与校时模块的原理图： （3） 整点报时模块 该模块的功能要求是： 计时到 59 分 50 秒时， 每隔两秒一次低音报时， 整点时进行高音报时，可以将报时信号接到实验板上的扬声器输出。而 以不同频率的脉冲信号区分低音和高音报时。比如此时可以用 500HZ信 号进行低音报时，用 1KHZ作为高音报时信号。 此

5、时报时的条件是计数器计数至所要求的时间点， 因而需要实现一个 比较模块，将分计数器和秒计数器的输出连接比较模块输入端完成比较 过程 报时模块的 VHDL描述： 报时模块的生成器件图： （4） 分频模块 本模块中需要用到多种不同频率的脉冲信号，上至高音报时信号，下 至 1KHZ 的计秒脉冲。所有这些脉冲信号均可以通过一个基准频率分频 器生产 。基准频率分频器就是一个进制很大的计数器，利用计数器的分 频动能，从而不同的输出位得到不同的脉冲信号。 分频器的生成器件图： 分频模块实现的原理图 （5） 动态显示模块 时间的显示需要用到 6 个数码管， 如果实验板上有可用的静态数码管 有 6 个或者 6

6、个以上，则很容易实现显示，只需要将小时高位到秒低位 共 6 组输出按顺序锁定到 6 个数码管上即可。但如果资源不足，则无法 完整显示 6 位时间。在这种情况下，需要采用动态扫描的方式实现时间 的显示。 在动态扫描下，所用的数码管对应同一组七段码，每一个数码管有一 个选择端控制点亮或者熄灭，如果全部点亮，则都显示相同的数字，如 要实现 6 位不同时间的显示，则可以利用人的视觉缺陷。 具体来讲， 可以在 6 个不同的时间段分别将每组时间经过七段译码后 输出到 6 个数码管，当某一组时间的七段码到达时，只点亮对应位置上 的数码管，显示相应的数字；下一组循环将相邻一组时间的七段码送至 数码管， 同样只点亮相应位置的数码管， 6 次一循环， 形成一个扫描序列。 只要扫描频率超过人眼的视觉暂留频率（24HZ） ，就可以达到点亮单个 数码管，却能享有 6 个同时显示的视觉效果，人眼辨别不出来差别，而 且扫描频率越高，显示的越稳定。 动态显示模块生成器件图： 动态显示模块 VHDL描述： 无闹钟的数字钟原理图： （6） 闹钟模块 闹钟模块要求数字钟计时到任意所设定的时间均