8位16阶线性FIR滤波器EDA课程设计

《8位16阶线性FIR滤波器EDA课程设计》由会员分享，可在线阅读，更多相关《8位16阶线性FIR滤波器EDA课程设计（23页珍藏版）》请在毕设资料网上搜索。

1、 课程设计课程设计 班班 级：级： 电信电信 10-2 班班 姓姓 名：名： 学学 号：号： 指导教师：指导教师： 成成 绩：绩： EDA 技术与 VHDL 课程设计报告 电子与信息工程学院电子与信息工程学院 信息与通信工程系信息与通信工程系 目录目录 1 引言 . 1 1.1 课程设计背景 . 1 1.2 课程设计目的 . 1 1.3 基本要求 . 1 2 实验仿真 . 1 2.1 线性 FIR 滤波器原理 1 2.2 设计方案： . 4 2.3 模块电路设计 . 8 2.3.1 寄存器 . 8 2.3.2 加法器 . 9 2.3.3 减法器 . 11 2.3.4 乘法器 . 12 2.4

2、顶层文件 14 2.4 FIR 滤波器整体电路 17 2.5 FIR 滤波器整体电路仿真结果 18 2.5.1 输出信号理论值 18 2.5.2 电路仿真结果 19 3.仿真结果心得： 19 参考文献 . 20 摘 要 在现代电子系统中，FIR 滤波器以良好的线性特征被广泛使用，属于数字信号处理的 基本模块之一。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些 软件和硬件实现方式则难以同时达到这两方面的要求。所以 FPGA 器件实现的 FIR 滤波器 就越来越受到大家的广泛认同。 本课题在研究了大量国内外技术文献的基础上。首先，认真分析了 FIR 滤波器的基本 结构和设计原理；

3、其次，将硬件描述语言的特点作了归纳，对硬件描述语言的基本结构进 行了阐述，并说明了应用 VHDL 的 EDA 设计流程。以 4 阶为例，同时采用乘法器结构和 分布式算法实现，并对其性能进行比较；最后，采用自底向上的原则对 16 阶 FIR 滤波器 各模块进行设计、仿真验证和综合，结果表明：该数字滤波器的工作频率达到预期要求。 具体实现中，采用硬件语言 VHDL，在 QuartusII 9.0 环境下实现。 关键字：FIR 数字滤波器；FPGA； VHDL 1 1 引言引言 1.1 课程设计背景课程设计背景 有限长单位冲击响应 FIR 数字滤波器就可以做成是有限长的线性相位，同时又可以具 有任意

4、的幅度特性。此外，FIR 滤波器的单位冲击响应是有限长的，因为滤波器具有一定 的稳定性。再有，只要经过一定的延时，任何非因果有限长序列都能变成有限长序列，因 而总能用因果系统来实现。最后，FIR 滤波器由于单位冲击响应是有现场的，所以可以用 快速傅里叶变换算法来实现过滤信号， 从而可以大大提高运算效率。 本论文是通过QuartusII 软件仿真实现一个 8 位 16 阶 线性 FIR 滤波器的设计的。 1.2 课程设计目的课程设计目的 (1)本次课程设计对FIR滤波器设计原理作了简要分析。 (2)利用QuartusII软件来仿真FIR滤波器。 1.3 基本要求基本要求 (1)8 位 16 阶线

5、性 FIR 滤波器 (2)采样频率44 S FKHz，截止频率10.4 C FKHz 2 实验仿真实验仿真 2.1 线性线性 FIR 滤波器原理滤波器原理 FIR 滤波器响应（简称 FIR）系统的单位脉冲响应 ()h n 为有限长序列，系统函数 ()Hz 在有限 z平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。如果 ()h n 的长 度为 N，则它的系统函数和差分方程一般具有如下形式： 2 1 0 ( )() N n n Hzh n z 1 0 ()()() N m y nh m x nm 根据差分方程直接画出 FIR 滤波器的结构，称为直接型结构。如图 2-1-1 所示： 图 2

6、-1 FIR 滤波器直接结构 FIR 滤波器的特点：单位脉冲响应序列为有限个；可快速实现；可得到线性相位；滤 波器阶数较高。对线性时不变系统保持线性相位的条件是：单位脉冲响应为偶对称或奇对 称。即： 为设计线性滤波器，应保证 h(n)为对称的。 若 N 为偶数，其线性相位 FIR 滤波器的对称结构流图如图 2-1-2 所示： 图 2-2 若 N 为偶数线性相位 FIR 滤波器的对称结构流图 图中：“ +1 ” 对应偶对称情况，“ -1 ” 对应奇对称情况。当 n为奇数时，支路断开。 若 N 为奇数，其线性相位 FIR 滤波器的对称结构流图如下图 2-1-3： 0 0 () (1) 0n N -1 n h n h Nn 3 图 2-3 N 为奇数线性相位 FIR 滤波器的对称结构流图 其中 y（n）和 x（n）分别是输出和输入序列。有限冲