EDA课程设计--任意波形发生器

《EDA课程设计--任意波形发生器》由会员分享，可在线阅读，更多相关《EDA课程设计--任意波形发生器（10页珍藏版）》请在毕设资料网上搜索。

1、 1 E D A 大大 作作 业业 学院：电子信息学院学院：电子信息学院 专业：通信专业专业：通信专业 102 班班 姓名：姓名： 学号：学号： 2 EDA 技术概述技术概述 EDA 是电子设计自动化（Electronic Design Automation）缩写，是 90 年 代初从 CAD（计算机辅助设计） 、CAM（计算机辅助制造） 、CAT（计算机辅助测试） 和 CAE（计算机辅助工程）的概念发展而来的。EDA 技术是以计算机为工具，根 据硬件描述语言 HDL（ Hardware Description language）完成的设计文件，自 动地完成逻辑编译、化简、分割、综合及优化、布

2、局布线、仿真以及对于特定目 标芯片的适配编译和编程下载等工作。 典型的 EDA 工具中必须包含两个特殊的软 件包，即综合器和适配器。综合器的功能就是将设计者在 EDA 平台上完成的针对 某个系统项目的 HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行 编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作 前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件 结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥 梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件 FPGA/CPLD 相映射的网表文件。 任意波形信号发生器的

3、概述任意波形信号发生器的概述 随着信息科技的发展， 波形发生器在科技社会等多个领域发挥着越来越重要 作用。采用 EDA 技术利用 MAX+PLUSII 软件平台,设计的多功能波形发生器系 统,大大简化其结构,降低成本,提高了系统的可靠性和灵活性。设计中运用计数 器，数据选择器，对所需的频率进行选择和同步。使用宏功能模块存储波形。然 后多波形进行幅度的选择。产生满足需要的不用频率和幅度的波形。 任意波形产生器构成 ： 3 上图为任意波形发生器的构成图，sel 为控制波形输出 。 Kk 为分频模块，与 k 步长调整波形输出的频率。输出 8 位数字信号经过 D/A 转换输出负波形，再经过 1：1 比

4、例反向放大器输出正向波形，施密 特触发电路输出方波然后经测频模块由数码管显示出频率。 仿真产生的波形如下：仿真产生的波形如下： 正弦波 4 三角波 方波 5 示波器显示如下图： 方波 三角波 6 正弦波 电路模块组成部分：电路模块组成部分： 分频模块分频模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CT74161 IS PORT(clk : IN STD_LOGIC; clk_div2 : OUT STD_LO

5、GIC; clk_div4 : OUT STD_LOGIC; 7 clk_div8 : OUT STD_LOGIC; clk_div16 : OUT STD_LOGIC); END CT74161; ARCHITECTURE rtl OF CT74161 IS SIGNAL count : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(clk) BEGIN IF (clkEVENT AND clk=1) THEN IF(count=“1111“) THEN Count 0); ELSE Count y:=“11111101“; when“010“=y:

6、=“11111011“; when“011“=y:=“11110111“; when“100“=y:=“11101111“; when“101“=y:=“11011111“; when“110“=y:=“10111111“; when“111“=y:=“01111111“; when others=y:=“XXXXXXXX“; end case; else y:=“11111111“; end if; y0=y(0); y1=y(1); y2=y(2); y3=y(3); y4=y(4); y5=y(5); y6=y(6); y7=y(7); end process; 9 end ymq; 输出波形选择模块输出波形选择模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity lpm is port (s1,s2,s3:in std_logic; a,b,c,d,e,f,g,h:in std_logic_