EDA课程设计报告--数字钟

《EDA课程设计报告--数字钟》由会员分享，可在线阅读，更多相关《EDA课程设计报告--数字钟（18页珍藏版）》请在毕设资料网上搜索。

1、目目 录录 摘要摘要2 1 1设计目的设计目的 2 2 2设计内容设计内容 2 2.12.1 设计任务设计任务2 2.22.2 扩展扩展 2 3 系统方案及设计原理系统方案及设计原理 3 3.1 方案选择方案选择 3 3.2 数字钟的基本工作原理数字钟的基本工作原理 3 3.3 底层元件接口底层元件接口 4 3.4 数字钟设计的数字钟设计的 RTL 电电路路 5 4设计步骤设计步骤 5 5 5心得体会心得体会10 6 6 程序代码程序代码 10 1 摘要：摘要： 人类社会已进入到高度发达的信息化社会。 信息化社会的发展离不开电子信 息产品开发技术、产品品质的提高和进步。电子信息产品随着科学技术

2、的进步， 其电子器件和设计方法更新换代的速度日新月异。 实现这种进步的主要原因就是 电子设计技术和电子制造技术的发展，其核心就是电子设计自动化(EDA， Electronics Design Automation)技术，EDA 技术的发展和推广应用又极大地 推动了电子信息产业的发展。为保证电子系统设计的速度和质量，适应“第一时 间推出产品”的设计要求，EDA 技术正逐渐成为不可缺少的一项先进技术和重要 工具。目前，在国内电子技术教学和产业界的技术推广中已形成“EDA 热”，完 全可以说，掌握 EDA 技术是电子信息类专业学生、工程技术人员所必备的基本能 力和技能。 EDA 技术在电子系统设计领

3、域越来越普及， 本设计主要利用 VHDL 语言在 EDA 平台上设计一个电子数字钟，它的计时为 24 小时小时制，显示满刻度为 23 时 59 分 59 秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的 单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和校时程序模块、 数据选择器程序模块、显示程序模块和例化程序模块。并且使用 QUARTUS II 软件进行电路波形仿真，下载到 EDA 实验箱进行验证。 关键词：关键词：数字钟 EDA VHDL 语言 一、设计目的一、设计目的 1、熟练地运用数字系统的设计方法进行数字系统设计； 2、能进行较复杂的数字系统设计； 3、按要求设计

4、一个数字钟。 二、设计内容二、设计内容 2.12.1、设计任务：、设计任务：设计一台能显示时、分、秒的数字钟。具体要求如下： （1） 由实验箱上的时钟信号经分频产生秒脉冲； （2） 计时计数器用 24 进制计时电路； （3） 可手动校时，能分别进行时、分的校正； （4） 整点报时； （5） 2 22 2、扩展：、扩展：设置闹时功能，当计时计到预定时间时，扬声器发出闹铃信号，闹 铃时间为 4s，并可提前终止闹铃。 2 三、系统方案及设计原理。三、系统方案及设计原理。 3.1、方案选择：、方案选择： 数字钟无非就是分频计数，设计出 60 进制，24 进制计数器，在这里，秒分 计数是 60 进制，时

5、计数是 24 进制，对 1Hz信号进行 60 分频也就产生了分计数 脉冲，对 1Hz进行 60 * 60 分频（对分 60 分频）也就产生了时计数脉冲，为了 方便校时，系统设计时未直接采用实验箱上的 1Hz 作为基准时钟源，而是对 65536Hz进行 32768 分频产生秒脉冲，8192 分频作为校时与闹钟时间设置脉冲， 为方便调闹钟，采用了数据选择器选择输出正常走时或闹钟时间。为节省代码， 数码管译码工作直接交给了实验箱自带的译码器，选择工作模式 0。 3.2、数字钟的基本工作原理：、数字钟的基本工作原理： 数字钟以其显示时间的直观性、 走时准确性作为一种计时工具， 数字钟的基本组成部分 离不开计数器， 在控制逻辑电路的控制下完成预定的各项功能。 数字钟的基本原理方框图如 图 1： 1Hz1Hz 5HZ 图 1 数字钟的系统框图 图 3.1 数字钟实现原理框图 该系统由振荡器、分频器、 “时、分、秒”计数器、译码器及显示器、校时电路、整点 报时电路等组成。 石英晶体振荡器和分频器产生整个系统的时基信号， 它直接决定计时系统 的精度。 “秒计数器”采用六十进制计数