多功能数字钟课程设计报告 (2)

《多功能数字钟课程设计报告 (2)》由会员分享，可在线阅读，更多相关《多功能数字钟课程设计报告 (2)（12页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术数字电子技术课程设计报告课程设计报告 题 目 多功能数字钟 学 院 机械工程学院 专 业 测控技术与仪器 班 级 学生姓名 学 号 2014 年 1 月 6 日至 1 月 10 日 共 1 周 指导教师（签字） 数字时钟数字时钟 摘要 数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械时钟相 比，它一般具有走时准确显示直观无机械传动装置等优点，因而得到了广泛 的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站码头机场 等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用 555 芯片 连接输出为一秒的多谐振荡器用于时钟的秒脉冲,

2、用 74LS160(10 进制计数器)、 74LS00(与非门芯片)等连接成 60 和 24 进制的计数器,再通过数码管显示，构成简 单数字时钟。 关键词 数字时钟、计数器、555 芯片、分频器 技术要求 1、能显示 24 小时制的时、分、秒（23 小时 59 分 59 秒） ； 2、具有校时功能，可以分别对时或分进行单独校时，使其校正到标准时间； 3、用 555 定时器组成的多谐振荡器产生时钟脉冲，脉冲频率稳定在 1KHz； 4、用三级 74LS90 组成千分频器，用千分频器将 555 多谐振荡器产生的 1KHz 时 钟脉冲降频到 1Hz。 5、具有闹钟功能。 一、系统综述 数字时钟电路是一

3、个典型的数字电路系统，其由时、分、秒计数器以及校时和显 示电路组成。其主要功能为计时、校时。利用 60 进制和 24 进制递增计数器子电路构 成数字时钟系统，由 2 个 60 进制同步递增计数器完成秒、分计数，由 1 个 24 进制同 步递增计数器完成小时计数。秒、分、时计数器分别都以两个 74LS160 同步级联而成， 秒、分、时计数器之间采用异步级联的方式。 显示器 显示器 显示器 24 进制 60 进制 60 进制 时计数器 分计数器 秒计数器 校时电路 校分电路 图 1. 设计框架图 清零电路 24 进制 时计数器 60 进制 分计数器 数值比较器 数值比较器 灯 555 振荡器 分频

4、器 显示器 显示器 二、单元电路设计 1、60 进制计数器 分和秒的计数器为 60 进制计数器，该计数器有两片 74LS160 十进制计数器 U1、 U2 和一片 74LS13 与非门组成。 U1 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 VCC5V XFG1 U3A 7413N U4 DCD_HEX U5 DCD_HEX U2 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 1

5、0 LOAD 9 CLR 1 CLK 2 图 2. 60 进制计数器电路图 第一个状态 最后一个状态 图 3. 60 进制计数器模拟结果 2、24 进制计数器 时的计数器为 24 进制计数器，该计数器有两片 74LS160 十进制计数器 U13、U17 和一片 74LS10 与非门组成。 U13 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 VCC5V U1A 74LS10N U15 DCD_HEX U16 DCD_HEX U17 74LS160D QA 14 QB

6、 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 XFG1 图 4. 24 进制计数器电路图 第一个状态 最后一个状态 图 5. 24 进制计数器模拟结果 3.555 多谐振荡器 石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于 家用电器和通信设备中。 因其具有极高的频率稳定性， 故主要用在要求频率十分稳定的振 荡电路中作谐振元件。 用石英晶体振荡器作为脉冲产生器， 能够使数字时钟达到很高的精 度。同时成本也相对较高。 这里是采用的是有 555 芯片组成的多谐振荡器来作为频率脉冲产生器， 其输出的脉 冲频率为 1KHz。 555 芯