EDA毕业论文--DDS信号源的设计

《EDA毕业论文--DDS信号源的设计》由会员分享，可在线阅读，更多相关《EDA毕业论文--DDS信号源的设计（16页珍藏版）》请在毕设资料网上搜索。

1、 1 目目 录录 封封 面面1 1 目目 录录2 2 摘摘 要要3 第一章第一章：操作步骤4 第二章第二章：设计框图5 第三章第三章：各功能的模块程序编译9 第四章第四章：列出仿真波形15 小小 结结1 16 6 致致 谢谢1717 参考文献参考文献1717 2 摘要 DDS 是一种以全数字从相位概念出发直接合成所需波形的一种频率合成技 术。目前使用最广泛的方式是利用高速存储器作查找表，然后通过高速 DAC 输出 已经用数字形式存入的正弦波。包含 ds_fen,dds_rom，dds_sins 三个模块。广 泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电 子测量工作提供

2、符合严格技术要求的电信号设备，和示波器、电压表、频率计等 仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量 的测量都要用到信号发生器。综上所述，不论是在生产还是在科研与教学上，信 号发生器都是电子工程师信号仿真试验的最佳工具。 随着现代电子技术的飞速发 展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生 正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源。 3 第一章第一章 操作步骤操作步骤 1编写 DDS-fen、DDS-sin、DDS-rom 三个模块的 VHDL 源代码。见附录。 2代码编译无误后打包保存好。 3做 DDS 信号源的顶

3、层文件。 dds_fen 模块 根据需要生成的信号频率值， 产生对应的时钟信号， 是 DDS 设计的核心部分。 clk 为系统时钟； clr 为清零信号； datain 为所需频率值。 该模块根据 datain 提供的频率值，产生对应的后续模块的时钟信号。在后 续正弦波产生模块中需要提供的时钟信号为所需频率值的 64 倍，通过相位累加 即可得所需频率。 4 第第二二章章 设计框图设计框图 （1）dds_fen 元件： （1） dds_sin模块实现正弦波地址数据输出 dds_sin 元件： 5 （）dds_rom元件： （） 根据三个模块以及输入输出器件做成 DDS 信号源顶层文件，如下图 D

4、DS 信号源顶层文件图 DDS 信号源外部接口 VCC clk INPUT VCC clr INPUT VCC datain190 INPUT dataout70 OUTPUT WIDTH 20Signed Integer clk_k10000000 Signed Integer ParameterValueType clk clr datainwidth-10 clk_out dds_fen inst WIDTH6Signed Integer depth 64Signed Integer Parameter ValueType clk clr qwidth-10 dds_sin inst1

5、addr 6Signed Integer width 8Signed Integer Parameter Value Type clk addressaddr-10 dataoutwidth-10 dds_rom inst2 6 端口说明 clk:系统时钟 clr:清零信号 datain190：设定频率值 dataout70：频率输出 4、锁引脚，如下所示 clk：N2 clr：N25 datain：N26、P25、AE14、AF14、AD13、AC13、C13、 B13、 A13、N1、P1、P2、T7、U3、U4、V1、V2 dataout：D25、J22、E26、E25、F24、F23、J21、J20 7 上图为时钟引脚和开关引脚 下图为扩展端口引脚 5、 完成顶层文件设计， 锁好引脚并编译通过后， 保存文件， 连接 DE2 开发板。 在全程编译通过的后下载到 DE2，扩展端口 GPIO_07 GPIO_00外接 D/A 变换 后在电脑上观察波形。 8 第三章第三章 模块程序编译模块程序编译 DDSDDS-fenfen 模块的模块的 VHDLVHDL 源代码源代码 LIBRARY IEEE; USE