电子系统课程设计报告--数字式测试信号发生器
《电子系统课程设计报告--数字式测试信号发生器》由会员分享,可在线阅读,更多相关《电子系统课程设计报告--数字式测试信号发生器(21页珍藏版)》请在毕设资料网上搜索。
1、 通信电子系统设计综合实验通信电子系统设计综合实验 报报 告告 ( 2012 2012 2013 2013 学年学年 第第 3 3 学期学期) 设计题目:设计题目: 数字式测试信号发生器数字式测试信号发生器 专业班级:专业班级: XXXXXXXX 姓姓 名:名: XXXXXXXX 学学 号:号:XXXXXXXXXX 成成 绩:绩: 指导教师:指导教师: XX XX 老师老师 时时 间:间: 20132013 年年 7 7 月月 1 1 日日20132013 年年 7 7 月月 1212 日日 一 、设计题目设计题目 数字式测试信号发生器 二二 、设计任务、设计任务 使用 FPGA 技术设计一个
2、多功能测试信号发生器。能完成以下功能: 、产生单音信号,频率范围 10kHz-1MHz,步进 10kHz, 、产生双音信号,频率范围、步进同单音信号,双音频率间隔可调,步进 1kHz。 、产生正交信号,频率范围、步进同单音信号。 、设计基带信号源,输出可选,包括 01 交替,15 位长伪随机码以及其它自定义信号,码速 10kbps。 、增加三角波、方波等输出波形。 三三 、方案设计与设计原理分析、方案设计与设计原理分析 1、方案设计 本次课程设计利用 FPGA 技术在 QuartusII 平台设计一个多功能测试信号发生器, 采用直接 数字式频率合成器(Direct Digital Freque
3、ncy Synthesis,简称 DDS 或 DDFS)的方式。 在 FPGA 中定义 Rom 空间用来存储正弦波、余弦波、矩形波、三角波以及双音信号波形的量化数据,按 照不同频率要求以频率控制字为步进对相位增量进行累加,以累加相位值作为地址码读取存放 在存储器内部的波形数据,然后按键选择波形输出,经 D/A 转换后在示波器上观察波形。同时, 用 Verilog HDL 语言编写生成伪随机码编码器,实现 15 位长伪随机码以及其它自定义信号。 2、设计原理分析 (1)DDS原理 本设计的基本模块是 DDS 信号发生器。直接数字频率合成器(DDS)是通信系统中常用到 的部件,利用 DDS 可以制
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 系统 课程设计 报告 数字式 测试 信号发生器
