电子技术课程设计之数字电子钟

《电子技术课程设计之数字电子钟》由会员分享，可在线阅读，更多相关《电子技术课程设计之数字电子钟（9页珍藏版）》请在毕设资料网上搜索。

1、电子技术课程设计电子技术课程设计 数字电子钟 专 业： 设 计： 一、设计目的一、设计目的 数字钟是一种以数字显示周、日、时、分、秒的计时装置，与传 统的机械钟相比， 它具有走时准、 显示直观、 无机械传动装置等优点， 因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路， 其中包括了组合逻辑电路 和时序电路。 设计与制作数字钟的目的： 进一步了解某些中小规模集成电路的作用。 熟练掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计内容及要求二、设计内容及要求 （1）设计指标 由晶振电路产生 1Hz 标准秒信号。 分、秒为 0059 六十进制计数器。 时为 0023 二十四进制计

2、数器。 周显示从 1日为七进制计数器。 整点报时 整点报时电路要求在每个整点前鸣叫五次低音 （500HZ） ，整点时再鸣叫一次高音（1000HZ） 。 （2）设计要求 画出电路原理图。 元器件及参数选择。 电路仿真与调试。 （3）制作要求 自行装配和调试，并能发现问题和解决问题。 （4）编写设计报告 写出设计与制作的全过程，附上有关资料和图 纸，心得体会。 三、原理框图三、原理框图 数字电子钟由以下几部分组成： 石英晶体振荡器和分频器组成的秒脉冲发生器。 六十进制秒、分计数器、二十进制时计数器及七十进制日计数 器以及秒、分、时的译码显示部分等。 四主要部分的实现方案四主要部分的实现方案 显 示

3、 器 显 示 器 显 示 器 显 示 器 译码器 译码器 译码器 译码器 七 进 制 周 计数器 24 进制时 计数器 60 进制分 计数器 60 进制秒 计数器 晶 体 振 荡 分频器 1 秒脉冲发生器 由晶振 32768Hz 经 CD4060 十四分频为 2Hz，再经过 74LS74 一 次分频，即得 1Hz 标准秒脉冲，提供给时钟计数脉冲。如图示： 20pF 74LS74 10 Q 1Hz CD4060 3 Q14 C1 320pF 1D Q 11 R 32768Hz 22M 12 秒脉冲发生器秒脉冲发生器 2 计数译码显示 由 6 个 74LS90 计数器组成时、分、秒的计数电路，74

4、LS90 是 4 位二进制同步加法计数器。 （）秒计数器 秒的个位计数单元为 10 进制计数器， 当 QDQCQBQA 变成 1010 时， 通过与非门把它的清零端变成 0， 计数器的输出被置零， 跳过 1011 到 1111 的状态，又从 0000 开始，如此重复。秒的十为计数单元为 6 进制，当 QDQCQBQA 变成 0101 时，通过与非门把它的清零端变成 0， 计数器的输出被置零， 跳过 0110 到 1111 的状态， 又从 0000 开始， 如此就是60进制。 同时秒十位上的0101时， 要把进位信号传输给 “分” 个位的计数单元。 （2）分计数器 分的个位和十位计数单元的状态转

5、换和秒的是一样的， 只是它要 把进位信号传输给时的个位计数单元。 （3）时计数器 当“时”十位的 QDQCQBQA为 0000 或 0001 时， “时”的个位 计数单元是十进制计数器，当他的 QDQCQBQA 到 1010 时，通过与 非门使得个位 74LS90 上的清零端为 0，则计数器的输出直接置零， 从 0000 有开始。当十位的 QDQCQBQA 为 0010 时，通过与非门使 得该 74LS90 的清零端为 0， “时”的十位有重新从 0000 开始，此时 的个位计数单元变成 4 进制，即当个位计数单元的 QDQCQBQA 为 0100 时，就要又从 0000 开始计数。这样就实现

6、了“时”24 进制的计 数 ( 4 ) 日计数器 日计数器由两个 74LS74， 四个 TTL 和一个 74LS20 构成， 实现 了七定制的功能。每个 74LS74 控制一个输入，即控制 QDQCQBQA 中的一个。当从 0000 到 0111 时，显示是按照 74LS74 集成们电路的 逻辑功能来实现的，当为 0111 的时候，QCQBQA 各为 1 1 1 ，他们 三个通过 74LS74 与非门输出为 0 。再与 QD 所控的 0 通过 TTL 集成门电路输出了 0 ，如此循环，使得四个 TTL 输出都为 0000。 即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图所 示： Q4 Q3 Q2 Q1 显 示 1 0 0 0 日（8） 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0