计算机组成原理512×16位存储器课程设计报告

《计算机组成原理512×16位存储器课程设计报告》由会员分享，可在线阅读，更多相关《计算机组成原理512×16位存储器课程设计报告（13页珍藏版）》请在毕设资料网上搜索。

1、 计算机组成原理计算机组成原理 5125121616 位存储器位存储器课程设计报告课程设计报告 目目 录录 第一章 课设任务概述 . 1 1.1 课设目的 . 1 1.2 课设任务 1 第二章 课设内容 2 2.1 画指令流程图 2 2.2 芯片设计. 5 2.3 设计运算器 6 2.4 认识计算机硬件系统 . 9 第三章个人总结 10 3.1 主要结论 . 10 3.2 对课设的认识 . 10 参考文献. 11 第 1 页 第一章第一章 课设任务概述课设任务概述 1.11.1 课设目的课设目的 通过课设，掌握计算机系统软硬件维护的方法，并能利用所学知识，完成课 设内容。 1.2 1.2 课设

2、任务课设任务 1. 参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出给定的 指令格式的指令的执行流程； 2. 设计存储器。按要求拓展存储器，并画出其各个引脚与 CPU 的连线。要求用 128K16位的SRAM芯片设计512K16位的存储器， SRAM芯片有两个控制端： 当 CS 有效时该片选中。当 W/R=1 时执行读操作，当 W/R=0 时执行写操作。 用 64K16 位的 EPROM 芯片组成 128K16 位的只读存储器。 3. 设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图） 4. 了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。 5.

3、简单的类 MIPS 多周期流水线处理器的实现实验。 第 2 页 第二章第二章 课设内容课设内容 2.1 画指令流程图画指令流程图 1.1.参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面 给定的指令格式的指令的执行流程； （1）完成“异或”运算 “异或” 指令的指令格式 操作码 DR SR 启动 PC-AR-ABUS DBUS-DR-IR PC+1-PC 译码或测试 IR-AR-ABUS DBUS-DR-ALU DBUS-SR-ALU ALU-AC DBUS-DR 第 3 页 2.2.把一个内存单元中的内容读到所选择的一个累加器中。 操作码 DR SR 启动 PC-AR-A

4、BUS DBUS-DR-IR PC+1-PC 译码或测试 IR-AR-ABUS DBUS-SR-DR 第 4 页 3.3.给出 STA（存数）指令执行流程，其指令格式如下： 助记符 机器指令码 说明 STA addr 0010 0000 R0 addr 启动 PC-AR-ABUS DBUS-DR-IR PC+1-PC 译码或测试 IR-AR-ABUS R0-DR DR-DBUS 第 5 页 2.2 芯片设计芯片设计 要求用 128K 16 位的 SRAM 芯片设计 512K 16 位的存储器，SRAM 芯片有两个控制端：当 CS 有效时该片选中。当 W/R=1 时执行读操作，当 W/R=0 时

5、执行写操作。用 64K 16 位的 EPROM 芯片组成 128K 16 位的只读存储器。试问： 。 数据寄存器多少位？ 地址寄存器多少位？ 共需多少片 EPROM? 画出此存储器组成框图。 数据寄存器需要 16 位； 地址寄存器需要 20 位， 其中只读存储器需要地址线 16 位其中有一位为 1:2 译码器； SRAM 组成的 512K*16 的存储器需要 19 位地址线，且与只读存储器共用 A0A15 这 16 根地址线， 其中 A18，A19 两根组成 2:4 译码器。 共需要 EPROM2 片。 各个芯片与 CPU 的连线如下： 0 3 1 2 3 0 1 CS W/R CS W/R

6、A19 A18 A17 C A16 P A15 A 0 U CS 128K*16 SRAM W/R CS 128K*16 SRAM W/R CS 128K*16 SRAM W/R CS 128K*16 SRAM W/R 2：4 译 码器 1:2 译码 器 第 6 页 2.3 设计运算器设计运算器 设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图） 信 号 S 3 S 2 S 1 S 0 C n M X 1 X 0 O I C L C P S C G O T L P O B G I P + 1 D R M L D W C R C R R 读 W R 写 有 效 电 平 * * * * * * * * 0 1 1 * 0 0 0 0 0 1 0 0 0 0 0 1 取 指 微 指 令 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 0 1 1 0 1 0 1 0 008B6 A DE C Ai 0 0 0 0 0 0 0 0 1 0 0 0