计算机组成原理课程设计--指令设计及工作寄存器设计

《计算机组成原理课程设计--指令设计及工作寄存器设计》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计--指令设计及工作寄存器设计（19页珍藏版）》请在毕设资料网上搜索。

1、 计算机组成原理计算机组成原理课程设计课程设计 指令设计及指令设计及工作工作寄存器设计寄存器设计 专业名称 班级学号 学生姓名 指导教师 设计时间 课程设计任务书课程设计任务书 专业：专业：计算机与通信工程学院 学号学号： 学生姓名（签名） ：学生姓名（签名） ： 设计题目：设计题目：指令系统及指令系统及工作工作寄存器设计寄存器设计 1 1、设计实验条件、设计实验条件 综合楼 808 实验室 硬件：PC 机 软件：Xilinx ISE ModelSim 编程语言：VHDL 2 2、设计任务及要求、设计任务及要求 1. 指令：7、20、47、60 号指令； 2. 工作寄存器 W； 3. 二-十进

2、制编码器； 要求： 总线结构:单总线，数据总线位数 8 位、地址总线 8 位； 存储器:内存容量 64K*8bit 控制器:用硬联线控制器实现 26 位微操作控制信号 运算器:单累加器，实现加、减等 8 种操作 外设： 输入：用开关输入二进制量 输出：7 段数码管和 LED 显示 指令系统规模：64 条指令，7 种类型，5 种寻址方式 3 3、设计报告的内容、设计报告的内容 （1 1）设计目的：）设计目的： 1、 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各 个模块的工作原理及相互联系的认识； 2、 学习运用 VHDL 进行 FPGA/CPLD 设计的基本步骤和方法

3、，熟悉 EDA 的设计、模拟 调试工具的使用，体会 FPGA/CPLD 技术相对于传统开发技术的优点； 3、 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 （2 2）设计主体：）设计主体： 图 1 整机逻辑结构框图 图 2 芯片引脚 图 3 cpu 逻辑结构框图 【设计指令系统设计指令系统】 （1 1） 设计的指令设计的指令 指令编号 指令助记符 机器码 1 机器码 2 指令功能 7 ADD A, EM 000110 MM 将存储器MM的地址的值 加入累加器 A 中 20 SUB C A, #II 010011 II 从累加器 A 中减去立即 数 II,减进位 47 _INT

4、_ 101110 实验机占用， 不可修改， 进入中断时，实验机硬 件产生_INT_指令 60 RETI 111011 中断返回 表 1 指令类型、寻址方式 第 7 条指令： ADD A, EM 指令类型：算术运算指令 寻址方式：寄存器寻址和直接寻址 第 20 条指令： SUB C A, #II 指令类型：逻辑运算指令 寻址方式：存储器直接寻址 第 47 条指令： _INT_ 指令类型：转移指令 寻址方式：寄存器间接寻址 第 60 条指令： RETI 指令类型：转移指令 寻址方式：寄存器直接寻址 （2 2）控制信号）控制信号 1、XRD ： 外部设备读信号，当给出了外设的地址后，输出此信号，从指

5、定外设读数据。 2、EMWR： 程序存储器 EM 写信号。 3、EMRD： 程序存储器 EM 读信号。 4、PCOE： 将程序计数器 PC 的值送到地址总线 ABUS 上(MAR)。 5、EMEN： 将程序存储器 EM 与数据总线 DBUS 接通，由 EMWR 和 EMRD 决定是将 DBUS 数据写到 EM 中，还是从 EM 读出数据送到 DBUS。 6、IREN： 将程序存储器 EM 读出的数据打入指令寄存器 IR。 7、EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP： PC 打入允许，与指令寄存器 IR3、IR2 位结合，控制程序跳转。 9、FSTC：进位置

6、 1，CY=1 10、 FCLC：进位置 0，CY=0 11、MAREN：将地址总线 ABUS 上的地址打入地址寄存器 MAR。 12、MAROE：将地址寄存器 MAR 的值送到地址总线 ABUS 上。 13、OUTEN：将数据总线 DBUS 上数据送到输出端口寄存器 OUT 里。 14、STEN： 将数据总线 DBUS 上数据存入堆栈寄存器 ST 中。 15、 RRD： 读寄存器组 R0-R3，寄存器 R?的选择由指令的最低两位决定。 16、 RWR： 写寄存器组 R0-R3，寄存器 R?的选择由指令的最低两位决定。 17、 CN： 决定运算器是否带进位移位，CN=1 带进位，CN=0 不带进位。 18、 FEN： 将标志位存入 ALU 内部的标志寄存器。 19、 WEN： 将数据总线 DBUS 的值打入工作寄存器 W 中。 20、 AEN： 将数据总线 DBUS 的值打入累加器 A 中。 21-23: X2 X0 ： X2、X1、X0 三位组合来译码选择将数据送到 DBUS 上的寄存器。 24-26: S2