基于FPGA课程设计--基于FPGA的I2C接口程序实现
《基于FPGA课程设计--基于FPGA的I2C接口程序实现》由会员分享,可在线阅读,更多相关《基于FPGA课程设计--基于FPGA的I2C接口程序实现(40页珍藏版)》请在毕设资料网上搜索。
1、 可编程数字系统设计 题 目 基于 FPGA 的 I2C 接口程序实现 学生姓名 专业班级 电子信息工程 10-2 班 学 号 院 (系) 电气信息工程学院 指导教师 完成时间 给予FPGA的I2C接口程序实现 摘 要 串行扩展接口的发展是新一代单片机技术的显著特点,其中I2C 总线功耗低,结 构简单,使用灵活,被广泛应用于视频、音像等各类设备中。 本课题首先研究了IIC 总线的规范,简要介绍了Quartus 设计平台,以及FPGA 的设计流程。在此基础上,重点介绍了IIC 接口的总体设计方案,详细描述时序状态 机的工作原理和Verilog HDL 语言的实现,以及在Quartus 平台上的时
2、序仿真。本 系统采用了自顶向下的设计方法,利用了Verilog HDL 语言的结构描述风格,把整个 设计分成6 个模块,时钟分频模块,寄存器组模块,数据接收模块,数据发送模块, 输出缓冲模块,时序控制模块,顶层模块也采用语言描述。在Quartus平台上,实 现系统的功能和仿真。 关键词 现场可编程逻辑门阵列 IIC 总线 状态机 时序仿真 1.绪论 1.1 IIC 总线的优点 作为一种串行总线,IIC 总线虽没有并行总线的数据吞吐能力,但它具有如下优 点: 1、仅由两根信号线组成,节省了芯片 I/O、节省 PCB 面积、节省成本等。 2、总线上可同时挂接多个器件,器件之间是靠不同的编址来区分的
3、,而不需要 附加的 I/O 线或地址译码部件。 3、总线可裁减性好。在原有总线连接的基础上可以随时新增或者删除器件。 4、总线电气兼容性好。IIC 总线规定器件之间以开漏 I/O 互联,这样,只要选 取适当的上拉电阻就能轻易实现 3V/5V 逻辑电平的兼容,而不需要额外的转换。 5、支持多种通信方式。一主多从是最常见的通信方式。此外还支持双主机通信、 多主机通信以及广播模式等等。 6、兼顾高低速通信。IIC 总线标准传输速率为 100kbit/s,在快速模式下为 400 kbps,高速模式下为 3.4Mbit/s。IIC 总线的通信速率也可以低至几 kbps 以下,用以 支持低速器件或者用来延
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 课程设计 I2C 接口 程序 实现
