EDA课程设计--数字秒表的设计

《EDA课程设计--数字秒表的设计》由会员分享，可在线阅读，更多相关《EDA课程设计--数字秒表的设计（21页珍藏版）》请在毕设资料网上搜索。

1、 EDA 技术及应用课程设计技术及应用课程设计 课程设计报告课程设计报告 题 目： 数字秒表的设计 院 （系） ： 专业班级： 学生姓名： 学 号： 指导教师： 20 13 年 6 月 24 日至 20 13 年 7 月 3 日 数字秒表的设计 课程设计任务书课程设计任务书 一、设计（调查报告一、设计（调查报告/ /论文）题目论文）题目 数字秒表的设计 二、设计（调查报告二、设计（调查报告/ /论文）主要内容论文）主要内容 下述设计内容需由学生个人独立完成： 1掌握 QuartusII 软件使用, 了解电路描述、综合、模拟过程； 2. 学习 VHDL 程序中数据对象、数据类型、顺序语句、并行语

2、句的综合使用，了解 VHDL 程序的 基本结构。 3掌握秒表工作原理； 4掌握宏单元模块调用方法； 5. 掌握分频，计数器模块，控制信号产生模块，锁存器模块显示模块程序编写； 6. 掌握波形仿真方法及正确处理程序调试过程中所遇到的问题。 三、原始资料三、原始资料 1. QuartusII 软件。 2. 数字频率计的设计参考资料 四、要求的设计（调查四、要求的设计（调查/ /论文）成果论文）成果 1程序编写规范，注释详细； 2. 计时范围：0.01 秒-1 小时，误差小于 0.5 秒； 3. 按要求完成课程设计报告，格式符合学校规范标准，字数不少于 2000 字。 五、进程安排五、进程安排 第

3、1-2 天 理论讲解，学生查找资料； 第 3-6 天 程序编写； 第 7 天 程序调试； 第 8-10 天 调试，验收，评分。 六、主要参考资料六、主要参考资料 1 谭会生,张昌凡.EDA 技术及应用.第 2 版.西安:西安电子科技大学出版社. 2 潘松，黄继业.EDA 技术与 VHDL.第 3 版.北京：清华大学出版社,2003. 3 李兰英.NiosII 嵌入式软核 SOPC 设计原理及应用.北京:北京航空航天大学出版社,2006. 指导教师（签名） ：指导教师（签名） ： 20 20 年年 月月 日日 1 目 录 目录.1 摘要.2 1.设计目的.3 2.设计要求.3 3.设计过程.3

4、3.1设计规划.3 3.2建立工程.4 3.3建立各个功能模块程序并进行仿真调试.5 3.3.1 50MHz 分频为1000Hz 分频器的源程序.5 3.3.2 50MHz 分频为100Hz 分频器的源程序5 3.3.3 改变分频系数.6 3.3.4 十进制计数器的源程序.7 3.3.5 六进制计数器的源程序.8 3.3.6 数字秒表的源程序10 3.3.7 数码管显示的源程序12 3.4建立逻辑图13 3.5系统与外设端口的连接15 3.6启动程序观察结果15 4.设计总结16 5.参考资料17 附录18 2 摘 要 随着人们生活水平的日益提高，社会体系的日益完善，人们对于各种应用 器件的

5、要求也越来越高。秒表作为日常生活中，特别是体育运动中应用的特别广泛，所以精确 且方便使用的秒表就被越来越多的人所选择。本秒表计时器用于体育竞赛及各种要求有 较精确时的各领域， 往常利用中小规模集成电路实现， 但一般体积大， 使用携带不方便。 利用 VHDL 在 FPGA 或 CPLD 上实现 1/100 秒计时控制器，能充分发挥 VHDL 与可编程逻辑 器件灵活、高效、集成度高的特点。 利用 VHDL 语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表能对 0 秒 59 分 59.59 秒范围进行计时，显示最长时间是 59 分 59 秒。计时精度达到 10ms。设计 了复位开关和启停开关。

6、复位开关可以在任何情况下使用，使用以后计时器清零，并做 好下一次计时的准备。 关键词：EDA 技术 VHDL 语言 计时器 数码管 3 1.设计目的 本次设计的目的就是在掌握 EDA 实验开发系统的初步使用基础上，进一步了解 EDA 技术，同时也对计算机系统中时钟控制系统进行了解，掌握状态机工作原理，同 时了解计算机时钟脉冲是怎么产生和工作的，以及怎样变频的。在掌握所学课程理论知 识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力， 提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制 实现的技术，达到课程设计的目标。并让我们从中认识到自己的不足，以便以后加以改 正，弥补自己的不足，以达到实验效果。 2. 设计要求 1.计时精度应大于 1/100S，计时器能显示 1/