EDA课程设计--八位十进制频率计

《EDA课程设计--八位十进制频率计》由会员分享，可在线阅读，更多相关《EDA课程设计--八位十进制频率计（13页珍藏版）》请在毕设资料网上搜索。

1、 EDA 课程设计课程设计报告报告 题 目 八位十进制频率计 学 院 物理与电子信息学院 学 号 姓 名 年级专业 11 电子信息工程 指导教师 完成日期 2014 年 6 月 6 日 目目 录录 一一、实验目的 实验目的 二二、实验要求 实验要求 三三、设计思路 设计思路 四四、设计原理 设计原理 五五、设计仿真 设计仿真 1 、十进制仿真 2 、译码仿真 3 、频率控制仿真 4 、各功能模块图 六六、实验现象 实验现象 七七、设计源码 设计源码 1 、十进制源码 2 、译码源码 3 、频率控制源码 4 、扫描模块源码 5 、32 位锁存器源码 八八、设计体会 设计体会 一一、实验目的实验目

2、的 1）巩固这学期所学的 EDA 理论知识，通过实验的分析、设计 及完成来加深对所学知识的应用。 2）提高理论结合实际应用的能力，学会活学活用、查阅资料， 并能自己动手设计简单的完整电路。 3）学习设计 8 位十进制频率计数器，掌握其中的设计思路、原 理、方法、步骤，并观察现象给出体会。 二、实验要求二、实验要求 1) 设计一个能测量 199999999Hz 频率输入信号的频率计。 2) 输出结果在八个十进制计数的数码管上扫描显示。 3) 按要求写好设计报告。 三三、设计设计思路思路 由一位十进制计数计的设计原理可知， 要设计八位十进制必须有 的模块：十进制计数模块，频率控制模块，32 位锁存

3、模块，扫描模 块，译码模块。又因为频率测量的工作原理是计算每秒钟内测量信号 的脉冲数，这就要求频率计数模块的使能信号 en 能产生一个 1 秒脉 冲的周期信号，并对频率计的每一计数器 count10 的 ena 使能端进 行同步控制。先输入 1HZ 的信号，对其 2 分频，且占空比为 1:1,则 高、低电平各占 1 S。当 en 高电平时，允许计数；低电平时，停止 计数，并保持其所计的计数值。在停止计数期间，首先需要一个锁存 信号 load 的上跳沿将计数器在前一秒的计数值锁存在 32 位锁存器 reg32b 中，并由外部的 7 段译码器译出并稳定显示。锁存信号后， 并须有一个清零信号 rst-cnt 对计数器清零， 为下一秒的计数操作做 准备。计数器 count 10 设计要求：有一时钟使能输入端，用于锁定 计数值。当高、电平时计数时允许，低电平禁止计数 寄存器的 reg 32b 的设计要求是：若已知 32 位的 BCD 码存在于 模块的输入口， 在锁存信号 load