课程设计--可预置定时电路设计

《课程设计--可预置定时电路设计》由会员分享，可在线阅读，更多相关《课程设计--可预置定时电路设计（19页珍藏版）》请在毕设资料网上搜索。

1、 课程设计报告课程设计报告 课程名称： 可预置定时电路设计 系 部： 计算机科学与信息系 报告成绩： 评阅教师 吴锐 日期 可预置定时电路课程设计报告 一.设计要求 1、 设计一个可灵活预置时间的计时电路，要求具有时间显示功能，能准确 预置清零。 2、设置外部操作开关，控制计时器的直接清零、启动和暂时|连续计时。 3、要求计时电路递减计时，每隔一秒，计时器减 1。 4、当计时器递减时间到零（即定时时间到）时，显示器上显示 00，同时发光 电报警信号。 二.设计的作用、目的 熟悉集成同步十进制加/减计数器的工作原理。 掌握 555 定时器的工作原理、 集 成电路的使用方法、集成电路的引脚安排、各

2、集成芯片的逻辑功能及使用方法。 在日常生活和工作中，我们常常使用都定时控制，如交通灯定时等等等。随着电 子技术的发展，控制电路的需求越来越大。可以使用使用基本可预置定时电路构 成其他我们生活中应用广泛的电子设备。 三设计的具体实现 1系统概述 定时器由启动电路、 秒脉冲发生器、 预置输入电路、 计数器、 译码显示电路、 报警电路和控制电路共 7 部分组成。 基本框图如下图所示： 图 1 其中译码电路和控制电路是系统的主要部分。计数器完成计时功能，而控 启动控制 秒脉冲发生器 控制电路 报警 预置输入电 路 计数器 译码显示 制器完成计数器的直接清零、启动计数、暂时功能。通过设置开关或按键电路可

3、 以对定时时间进行预置，这部分需要编码器。通过编码后，送到计数器预置端作 为计数的时间。根据题目要求这部分应采用减计数。在计数同时，还需要对所计 时间进行显示，所以需要译码显示电路，显示器用 LED。 对于本模块的器件选用，计数器选用 74LS192 进行设计。74LS192 是十进制 可编程同步加 1 减计数器，它采用 8421 码二十进制编码，并具有直接清零、 置数、加 1 减计数功能。 报警电路在实验中可以用发光二极管来代替。 2电路分析与设计 A. 器件选择 （1） 十进制可逆计数器 74LS192 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置 数等功能，其

4、引脚排列及逻辑符号如图 2 所示： 图 2 74LS192 的引脚排列及逻辑符号 图中：为置数端，为加计数端，为减计数端，为非同步进 位输出端， 为非同步借位输出端，P0、P1、P2、P3 为计数器输入端， 为清除端，Q0、Q1、Q2、Q3 为数据输出端。其功能表如下 输入 输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 表 1 74LS192 的功能表 （2）. 555 定时器 双极型定时器 CB555 电路结构图。 它是由比较器 C1和 C2， 基本 RS 触发器和 集电极开路的放电三极管 TD三部分组成。 555 定

5、时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可 以方便地构成脉冲产生和整形电路。其结构框图如图 3 所示： 图 3 结构框图 图中的数码 18 为器件引脚的编号。555 定时器符号如下所示： 0 1 1 加计数 0 1 1 减计数 1）.模拟功能部件 电阻分压器 经 3 个 5 k 电阻分压后提供基准电压： 当不接固定电压时， =，= 当外接固定电压时， =，= 电压比较器 C1 和 C2 比较器：TH(阈值输入端)基准电压时，输出=0，否则为 1 比较器：(阈值输入端)基准电压时，称为触发置 0 (触发输入端)基准电压时，称为触发置 1 4）.基本功能 当0R时，1Q，输出电压

6、OLo VV为低电平，VT 饱和导通。 当1R时， CCTH VV 3 2 时， CC TR VV 3 1 时，C1 输出低电平，C2 输出高电平， 1Q，Q0， OLo Vv， D T饱和导通。 当1R、 CCTH VV 3 2 、 CC TR VV 3 1 时，C1、C2 输出均为高电平，基本 RS 触 发器保持原来状态不变，因此 o v、VT 也保持原来状态不变。 当1R、 CCTH VV 3 2 、 CC TR VV 3 1 时， C1 输出高电平， C2 输出低电平，0Q， Q1， OHo Vv，VT 截止。 表 2 555 定时器的功能表 输入 输出 阀值输入（VI1） 触发输入（VI2） 复位（RD） 输出（Vo） 放电管 T x x 0 0 导通 3 2Vcc 3 Vcc 1 1 截止 3 2Vcc 3 Vcc 1 0 导通 3 2Vcc 3 Vcc 1