序列信号检测EDA课程设计
《序列信号检测EDA课程设计》由会员分享,可在线阅读,更多相关《序列信号检测EDA课程设计(20页珍藏版)》请在毕设资料网上搜索。
1、 1 课程设计 学生姓名:学生姓名: 学号:学号: 专业班级:专业班级: 自动化 工作单位:工作单位:电气工程与自动化系 指导教师:指导教师: 题题 目目: 序列信号检测器 2 目录目录 摘要 绪论 设计内容 一、设计目的 二、设计内容 三、设计原理 四、实验步骤 五、实验程序 心得体会 参考文献 3 摘要 序列检测器多用于通信系统中对禁用码的检测,或者是对所需信号的提取, 即一旦检测到所需信号就输出高电平,这在数字通信领域有广泛的应运。本文介 绍了一种采用单片 FPGA 芯片进行脉冲序列检测器的设计方法,主要阐述如何 使用新兴的 EDA 器件取代传统 的电子设计方法, 利用 FPGA 的可编
2、程性7, 简 洁而又多变的设计方法,缩短了研发周期, 同时使设计的电路体积更小功能更 强大。本次课程设计设计出能够检测序列“1110101101” 的序列检测器,并以 此来描述序列检测器的设计过程和基于 FPGA 的软件仿真。最后通过 QuartusII 的波形输出对设计方案进行检测,在硬件调试经检测输出正确设计符合要求。 关键词关键词:VHDL 序列检测 Quartus FPGA 4 Abstract Sequence detector system used for communication on the detection code disabled, or is the extrac
3、tion of the desired signal, that is, once detected, the required high output signal, which in the broad field of digital communications to be transported. This paper presents a single FPGA chip with the detector pulse equence design method, mainly on how to use new device to replace the traditional
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 序列 信号 检测 EDA 课程设计
