数字电子时钟课程设计报告

《数字电子时钟课程设计报告》由会员分享，可在线阅读，更多相关《数字电子时钟课程设计报告（12页珍藏版）》请在毕设资料网上搜索。

1、 数字电子时钟课程设计 1 “电子技术”课程 设计报告 设计题目：数字电子时钟 数字电子时钟课程设计 2 目录目录 一、摘要一、摘要 3 二、电路仿真与设计二、电路仿真与设计 .3 2.1 2.1 设计目的设计目的 .3 2.2 2.2 设计内容和要求设计内容和要求 3 2.3 2.3 数字电子钟基本原理数字电子钟基本原理 4 2.3.12.3.1、方波发生器、方波发生器 4 2.3.22.3.2、设计计时电路、设计计时电路 6 2.3.2.3.3 3、显示电路、显示电路 .7 2.3.2.3.4 4、校准电路、校准电路 .8 2.3.2.3.5 5、整点报时电路、整点报时电路.9 三、存在的

2、问题三、存在的问题 .9 四、心得与体会心得与体会 .9 附录：附录： 参考文献 原理图 数字电子时钟课程设计 3 一、摘要一、摘要 数字钟已成为人们日常生活中不可少的必需品，给人们的生 活，学习，工作带来极大的方便。本文介绍的数字钟是一种利用数 字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走 时准确，性能稳定，显示直观，无机械传动装置等特点。 数字电子钟由秒信号发生器、“时、分、秒”计数器、译码器 及显示器、校时电路等组成。秒信号产生器是整个系统的时基信 号，它直接决定计时系统的精度，一般用 555 构成的振荡器或石英 晶体振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数 器”

3、，该计数器采用 60 进制计数器，每累计 60 秒发出一个“分脉 冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器” 也采用 60 进制计数器，每累计 60 分，发出一个“时脉冲”信号， 该信号将被送到“时计数器”。“时计数器”采用 24 进制计数器， 可以实现一天 24h 的累计。译码显示电路将“时、分、秒”计数器 的输出状态经七段显示译码器译码，通过六位 LED 显示器显示出 来。校时电路是来对“时、分、秒”显示数字进行校对调整。 关键字：关键字： 计数器；译码器；显示器；校时电路 二、二、电路仿真与设计电路仿真与设计 2.1 2.1 设计目的设计目的 1、熟悉集成电路的引脚安排和

4、各芯片的逻辑功能及使用方法 2、了解数字电子钟的组成及工作原理 3、熟悉数字电子钟的设计与制作 2.2 2.2 设计内容和要求设计内容和要求 1、以 24 小时为一个计数周期； 2、 具有“时”、“分”、“秒”数字显示； 3、 数码管显示电路； 数字电子时钟课程设计 4 4、具有校时功能； 5、整点前 10 秒，数字钟会自动报时，以示提醒； 6、 用 EWB 或 PROTEUS 画出电路原理图并仿真验证； 2.3 2.3 数字电子钟基本原理数字电子钟基本原理 数字电子钟的逻辑框图如图 1 所示。它由 555 集成芯片构成的 振荡电路、计数器、显示器和校时电路组成。555 集成芯片构成的 振荡电

5、路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通 过“时”、“分”、“秒”译码器显示时间。 图 1 2.3.12.3.1、方波发生器、方波发生器 首先设计一个秒脉冲产生电路，可采用 555 定时器构成多谐振 荡器。通过设计多谐振荡器电阻、电容的参数大小，使 555 定时器 输出一个固定频率为 1HZ 的方波； 用 555 定时器组成的多谐振荡器如图 2(a)所示。接通电源后， 电容C被充电，当 c V 上升到 3 2 cc V 时，使 0 V 为低电平，同时放电三极 管T导通，此时电容C通过 2 R 和T放电， c V 下降。当 c V 下降到 3 cc V 555 方波 发生器 数字电子时钟课程设计 5 时， 0 V 翻转为高电平。电容器C放电所需的时间为 当放电结束时，T截止， cc V 将通过 1 R 、 2 R 向电容器C充电， c V 由 3 cc V 上升到 3 2 cc V 时所需要的时间为 当 c V 上升到 3 2 cc V ，电路又翻转为低电平。如此周而复始，于是， 在电路的输出端就得到一个周期性的矩形波。电路的工作波形如图 2(b)。 其振荡周期为 CRRttT phpl21 27.0 其振荡频率为 CRRtt phpl f 21 2 43.11 为了产生 1Hz 的脉冲，可以使 20 1 R，5.61 2 R， uFC10 图 2 仿真电路图如图