数字跑表课程设计
《数字跑表课程设计》由会员分享,可在线阅读,更多相关《数字跑表课程设计(20页珍藏版)》请在毕设资料网上搜索。
1、 1 目 录 一:设计目的.2 二:设计方案.2 1.方案论证2 2.模块电路设计2 3.计时电路3 4.计数器模块3 5.数字跑表的流程图3 6. 控制信号的作用 .4 三:设计总体框图.5 四:硬件电路设计与程序设计.6 1. 设计思路 .6 2.控制模块6 3.十进制计数模块7 4.六进制计数模块7 5.数码管扫描模块7 6.七段译码显示模块8 五:程序设计如下.9 六:编译仿真及硬件测试.15 1.编译仿真15 2.顶层设计图15 3.仿真后得到如下仿真波形图16 七. 硬件实验调试17 1.开始计时17 2.暂停17 3.清零18 八实验心得及体会.19 九.参考文献20 2 一:设
2、计目的一:设计目的 (1)学会利用 Quartus和所学的数字电路知识,搭建复杂一点 的数字电路或系统。 (2)学会使用 EDA 的程序语言 FPGA/CPLD 设计数字跑表,设 计主要包括功能分析、方案设计和电路测试几个步骤。 二:设计二:设计方案方案 1.方案论证方案论证 数字跑表设三个输入端,分别为时钟输入(CLK) ,复位 (CLR) ,启动、暂停按键(PUSE) 。复位信号高电平有效,可对 跑表异步清零;当启动、暂停键为低电平时跑表开始计时,为高 电平时暂停,变低后在原来的数值基础上继续计数。数字跑表的 结构示意图如下: 图 1 跑表示意图 2.模块电路设计模块电路设计 数字跑表实际
3、上为计数器,数据选择器,七段数码管译码器 等模块构成,核心模块应为计数器,其次为暂停控制和清零控制。 3 3.计时电路计时电路 计时电路又分为百分秒计时电路、秒计时电路和分计时电路 三个模块。百分秒计时电路是一个 100 进制的计数器,以 100Hz 输入信号作为计数时钟, 其进位信号作为秒计数电路的计数时钟, 当秒计数器计满时,产生的进位信号又作为分计数电路的计数时 钟。电路的暂停和复位信号用于控制计时的开始、停止和清零。 4.计数器模块计数器模块 数字跑表的计时器功能是,当 PAUSE 为低电平时开始计数, 百分秒低位自加一,加到九时归零,百分秒高位自加一,加到九 时归零,且向秒位发出一个
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 跑表 课程设计
