时钟电路及分频器设计课程设计
《时钟电路及分频器设计课程设计》由会员分享,可在线阅读,更多相关《时钟电路及分频器设计课程设计(6页珍藏版)》请在毕设资料网上搜索。
1、 电子装备设计电子装备设计 时钟电路及分频器设计时钟电路及分频器设计 学院名称: 专业班级: 电子信息工程电子信息工程 1002 学生姓名: 指导教师姓名: xx 2014 年 1 月 9 日 时钟电路及分频器设计 摘要:摘要: 时钟信号是通信系统及其他相关系统中的重要组成部分,系统可通过配置振 荡器,加外接典型电路产生振荡信号,再通过 n 级二进制分频器得到不同频率 的时钟信号。 振荡电路可配置适当的外围元件产生一定频率的振荡时钟作为分频 电路的时钟源,本系统要求振荡时钟配置为 4.096MHz,也可输入外部时钟源。 系统配置的振荡时钟分频后要求输出不同的时钟频率。 掌握任意进制分频器的设
2、计方法。掌握同步计数器 74LS161 多级级联的方法。研究不同连接方式时对分 频数的影响。 关键词:关键词: 时钟,分频器,计数器,74LS161 第一章第一章 引言引言 分频器和计数器是数字电路和自动控制电路中极重要的一种单元电路,分频 器由最高位输出分频模数,计数器由其内部各级触发器输出不同的计数模数。随 着中规模电路的出现,分频器的设计方法,主要是合理灵活地应用计数器芯片, 实现任意进制分频。 第二章第二章 设计要求与设计思路设计要求与设计思路 一、设计要求 设计包括时钟震荡电路和分频电路两部分。 振荡电路可配置适当的外围元件产生一定频率的振荡时钟作为分频电路的 时钟源,本系统要求振荡
3、时钟配置为 4.096MHz,也可输入外部时钟源。 系统配置的振荡时钟分频后要求输出以下时钟信号: Q1: 输出时钟频率为 2048 KHz; Q2: 输出时钟频率为 1024 KHz; Q3: 输出时钟频率为 512 KHz; Q4: 输出时钟频率为 256 KHz; Q5: 输出时钟频率为 128 KHz; Q6: 输出时钟频率为 64 KHz; Q7:输出时钟频率为 32 KHz; Q8:输出时钟频率为 16 KHz; Q9:输出时钟频率为 8 KHz; Q10:输出时钟频率为 4 KHz; Q11:输出时钟频率为 2 KHz; Q12:输出时钟频率为 1 KHz 。 二、设计思路 时钟
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时钟 电路 分频器 设计 课程设计
