四路抢答器课程设计

《四路抢答器课程设计》由会员分享，可在线阅读，更多相关《四路抢答器课程设计（19页珍藏版）》请在毕设资料网上搜索。

1、 电子技术课程设计实训报告 题 目 四路抢答器 学生姓名 专业班级 电子科学与技术 1042 班 学 号 系 （部） 电气信息工程系 指导教师 实训时间 2012.6.11-2012.6.22 一、 实训目的 1、培养动手能力，在实践中加强对理论知识的理解。 2、掌握对电子元器件识别，相应工具的操作，相关仪器的使用，电子设备制作、 装调的全过程的方法。 3、掌握查找及排除电子电路故障的常用方法。 4、学习使用 proteus、protel 电路仿真与设计软件，动手绘制电路图。 二、实训设备及仪器 1、电烙铁：焊接的元件多，所以使用的是外热式电烙铁，功率为 30 w，烙铁头 是铜制。 2、螺丝刀

2、、镊子等必备工具以及练习焊接时用的铜丝。 3、锡丝：由于锡熔点低，焊接时，焊锡能迅速散步在金属表面焊接牢固，焊点 光亮美观。 4、松香，导线，剥线钳等其它需要用到的工具。 5、相关实验项目所需的电路板，电子元件等。 三、实训要求 1、识别不同的电子元器件的规格和种类，熟练掌握焊接技术。 2、按照电路图设计合理安排元器件的位置，连接好电路，对接口进行焊接，完 成对指定功能的测试。未达到测试要求的重新调试，直至排除故障。 四、实训电路设计 1 1、电路设计框图、电路设计框图 设计思想： 接通电源后，显示器显示“0”状态，抢答器处于禁止状态。此时, 若有 人抢答, 为违规抢答 LED 不显示器显示其

3、编号,定时器显示不变。 主持人将开关置于“计时”状态，宣布“开始”抢答，抢答器工作, 定时 器倒计时, 选手们有 9 秒的时间 “选择” 或 “放弃” ， 优先选择者, 编号锁存, 编 号显示, 倒计时停止。 若在 9 秒内无人抢答，抢答无效。则需要由主持人再次操作“置数”和 “计时”状态开关。 2 2、部分电路设计、部分电路设计 1.芯片 4511（图 1） 2.数码管(共阴) （图 2） 3.芯片 74LS175（四 D 触发器） 四 D 触发器内部具有四个独立的 D 触发器，四个触发器的输入端分别为 Di，D2， D3，D4，出端相应为 Qi，Qi；Q。，Q2；Q。，Q3；Q4，Q。四

4、D 触发器具有共 同的时钟 C 端和共同的清除端，这种 D 触发器又称寄存器，它可以寄存数据。当 C 脉冲未来到时，D 触发器输出端的状态不因输入端状态的改变而改变，起到寄 存原来的数据的作用。 同时，74ALS175 为一四路的锁存器锁存器， CP 引脚输入上涨沿时， 当 1D-4D 被锁 存到输出端（1Q-4Q） 。在 CLK 其他状态时，输出与输入无关。四 D 触发器具 有共同的时钟 C 端和共同的清除端， 这种 D 触发器又称寄存器， 它可以寄存数据。 电路通电后，按下复位按键 主持人开关，Q0、Q1、Q2、Q 3、 输出低电平。电 路进入 筹办状态。这时候，假设有按键 A 被按下，Q

5、0 的输出将由低电平变成 高电平，使 Q0 输出的高电平经过与非门 U3A 驱动数码管使数码管预示 1（选 手 的编号） ， 同 时使/Q0(Q0 非)输出为低电平经过与门 U4A 输出低电平， 此 低电平与时钟脉冲经 过与非门 U3A 形成一个上涨沿作为 74LS17574LS175CLK 的输入。 因为 74LS17574LS175 是是下降 沿触发的， 故按下除复位之外的不论什么的按键都将不会 发生电路状态的变化， 即输入被锁定。达到了既定的功能方针。 74LS175 的引脚图及功能表如: （图 3） 说明：将 D 触发器 74LS175 的 16 脚接“+5 V”电源，8 脚接“地”。

6、 4.芯片 74LS192 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功 能。电路可以进行反馈，很容易被级联，即把借位输出端和进位输出端分别反馈 到后级计数器的减计数输入端和加计数输入端即可。其引脚排列图及功能表为： （图 4） 其真值表： 说明：H=高电平 L=低电平 X=不定（高或低电平） =由“低”“高”电平的 跃变 引脚功能表： CPU 计数芯片时钟脉冲输入 CPD 倒计时时钟脉冲输入 MR 异步主复位（清除）输入 PL 异步并行负载（低电平）输入 Pn 并行数据输入838电子 Qn 触发器输出（附注 b ） TCD 终端倒计时（借）输出（注 b ） TCU 终端数最多输出 MR PL CPU CPD 工作模式 H X X X 清除 L L X X 预置 L H H H 保持 L H H 加计数 L H H 减计数 5.芯片 74LS10 74LS10 是 3 输入与非门，含 3 个门电路： 1,2,13 为输入端，12