数字时钟的设计课程设计

《数字时钟的设计课程设计》由会员分享，可在线阅读，更多相关《数字时钟的设计课程设计（9页珍藏版）》请在毕设资料网上搜索。

1、 电子技术基础课程设计报告电子技术基础课程设计报告 题目：数字时钟的设计题目：数字时钟的设计 姓名姓名: 专业：专业：计算机信息与科学计算机信息与科学 年班级年班级： 学号：学号： 指导教师：指导教师： 设计时间：设计时间： 2012 年年 6 月月 21 日日 目目 录录 一、设计目的： 3 二、设计要求 3 三、设计原理及框图 3 1、设计原理 3 2、单元电路 6 (1)555 定时器构成的多些振荡器 . 6 （2）二十四进制计数器电路图 . 7 （3）六十进制计数器电路图 . 7 （4）校准电路构想图 . 8 3、总电路图 8 4、所用原件列表 9 四、设计体会 9 一、一、设计目的：

2、设计目的： 1、 在学习完电子技术基础课程的基本理论、基本知识后，能 够综合运用所学理论知识，进行电子线路的工程实践训练，锻炼 动手能力，提高分析问题和解决问题的能力。 2、 熟悉集成电路的引脚排列，掌握芯片的逻辑功能及使用方法， 了解面包板结构及接线方法，了解数字时钟的工作原理。 3、 培养独立思考、查找资料、设计规定功能的数字系统的能力。 4、 训练书写综合设计文档的能力。 二、二、设计要求设计要求 1、时间以二十四小时显示； 2、显示时、分、秒； 3、有校时功能，可以分别对时、分进行单独校时； 4、由 555 定时器提供秒脉冲信号； 5、画出电路原理图。 三、三、设计原理及框图设计原理及

3、框图 1、设计原理设计原理 本设计的数字时钟是由计数器电路、译码和显示电路、校准电 路采用同步置零法构成的。 数字时钟中的时、分、秒，分别是由一个二十四进制计数器和两 个六十进制计数器实现的。 电路原理图 六十进制计数器 六十进制计数器是由一个六进制计数电路和一个十进制计数电 路构成的。 十进制计数电路， 需要用 74LS161 和 74LS00 芯片。 由 555 定时器构成的多些振荡器提供脉冲， 将 Q3 和 Q0 接入与非门输入端， 输 出 端 接 入 161 的 LD 预 置 端 即 可 实 现 十 进 制 （ 当 然 D0D1D2D3=0000） 。六进制计数器的实现同理，但不同的是

4、，六进制 计数器，也就是秒十位的 CP 信号是由秒个位 Q3 和 Q0 相与提供。 秒计数器的个位和十位输入脉冲不仅能够使自身清零的作用， 还有为 分计数器提供输入信号的功能。分计数器也同理。 二十四进制计数器 二十四进制计数器是有一个二进制和一个十进制计数电路构 成。与六十进制不同的是，十进制计数器自身清零并给与二进制计数 器输入信号的同时，二进制计数器的清零是由其 Q0 与十进制计数器 Q2 接入与非门输入端，输出端接入二进制的 LD 预置端实现。 校时电路 校时电路是由两个 RS 触发器组成。 具体是 “与非” 门 G、 G2、 G3 构成一个二选一电路。正常计时时， 通过基本 RS 触

5、发器打开 “与 非”门 G1 而封闭 G2 门，这样秒计数器输出的脉冲可经 G1、G3 进 入分计数器，而此时 G2 由于一个输入端为 0，校准用的秒脉冲进不 去。在校准“分”时，按下开关 S1，情况正好适反：G被封门而 G2 打开，脉冲直接进入分计数器进行快速校“分” 。 555 定时器 用 555 定时器构成多些振荡器来提供脉冲， TH 端和 TR 端的电 位必须是变化的，利用电容的充放电，可以达到此目的。因为 555 定 时器输出为高电平时，DIS 端截止；输出为低电平时，DIS 端导通的 功能， 让 555 定时器输出高电平时电容充电， 输出低电平时电容放电。 5 脚用来介入 0.01

6、uF 电容以防干扰电压引入。 2、单元电路单元电路 （1） 秒脉冲产生电路 （2） 二十四进制计数器 （3） 六十进制计数器 （4） 校时电路 (1)555 定时器构成的多些振荡器定时器构成的多些振荡器 （2）二十四进制计数器电路图）二十四进制计数器电路图 （3）六十进制计数器电路图）六十进制计数器电路图 （4）校准电路构想图）校准电路构想图 3、总电路图总电路图 4、所用原件列所用原件列表表 所用元件名称 件数（件） 74LS161 6 74LS47 6 实验箱 1 555 定时器 1 RS 触发器 2 导线 若干 四四、设计体会、设计体会 电子线路学习感觉比较复杂， 虽然学的并不好，但是通过做这次 设计，让我了解到很多东西。为了尽力做好这次设计，我上网查了很 多资料， 让我了解到了很多书上没有的东西，也让我知道了要想学好 电子线路不认真学习和思考是不行的。虽然做完了这次设计，但是仍 有许多不足的地方，可见自己差的还很远，需要继续努力。