通信原理课程设计--基于FPGA的时分多路数字基带传输系统
《通信原理课程设计--基于FPGA的时分多路数字基带传输系统》由会员分享,可在线阅读,更多相关《通信原理课程设计--基于FPGA的时分多路数字基带传输系统(18页珍藏版)》请在毕设资料网上搜索。
1、 通信原理课程设计 -基于 FPGA 的时分多路数字基带传输系统 的设计与开发 一 、课程设计目的 通信系统课程设计是一门综合设计性实践课程。 使大家在综合已 学现代通信系统理论知识的基础上,借助可编程逻辑器件及 EDA 技 术的灵活性和可编程性,充分发挥自主创新意识, 在规定时间内完成 符合实际需求的通信系统电路设计与调试任务。 它不仅能够提高大家对所学理论知识的理解能力,更重要的是能 够提高和挖掘大家对所学知识的实际运用能力, 为将来进入社会从事 相关工作奠定较好的“能力”基础。 二 、课程设计内容 时分多路数字电话基带传输系统的设计与开发 三、课程设计要求任务 1、64Kb/S 的 A
2、律 PCM 数字话音编译码器的开发设计 2、PCM 30/32 一次群时分复接与分接器的开发设计 3、数字基带编码 HDB3 编译码器的开发设计 4、同步(帧、位、载波同步(可选) )电路的开发设计 四、小组分工 小组成员 负责项目 徐震震 同步(帧同步、位同步) 谢留香 PCM 30/32 一次群时分复接 韦景山 64Kb/S 的 A 律 PCM 数字话音编码 胡彬 PCM 30/32 一次群时分分接 徐勇 64Kb/S 的 A 律 PCM 数字话音译码 周晶晶 数字基带编码 HDB3 译码 张秋红 数字基带编码 HDB3 编码 五、时分多路数字电话基带传输系统框图 PCM 编码设计 一、设
3、计要求 1、PCM 编码器输入信号为: 一个 13 位逻辑矢量的均匀量化值:D0,D1D12 其中:D0 为极性位,取值范围在-4096+4096 之间; 一个占空比为 1/32 的 8K/S 的取样时钟信号; 一个占空比为 50%的 2.048Mb/S 的合路时钟信号; 2、PCM 编码器输出信号为: 一个 8 位逻辑矢量的 13 折线非均匀量化值:C0,C1C7 其中:C0 为极性位.C0=1 为正,C0=0 为负; 一个占空比为 1/32 的 8K/S 的取样时钟信号; 一个占空比为 50%的 2.048Mb/S 的合路时钟信号; 二、PCM 编码分析 脉冲编码调制(PCM)在通信系统中
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通信 原理 课程设计 基于 FPGA 时分 路数 基带 传输 系统
