数字电子课程设计--59秒通用倒计时

《数字电子课程设计--59秒通用倒计时》由会员分享，可在线阅读，更多相关《数字电子课程设计--59秒通用倒计时（10页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术课程设计数字电子技术课程设计报告报告 59 秒通用倒计时秒通用倒计时 1 一设计总体思路，基本原理和框图 1.1 设计要求 1、设计一个适于各类场合的通用倒计时系统 2、计时器的计时间隔为 1S，其递减计数器的模在 59 秒内可预置设计一个倒计时电 路，并具有时间显示功能。 3、外部开关要能实现，清零、启动和暂停/连续计时功能。 4、计数器减到 0 时，显示 00 并且启动光电报警。 1.2 基本原理 59 秒倒计时的总体框图于下，它包括递减倒计数器、译码显示管、报警电路和辅 助时序控制电路等五个大体模块。其中计数器和控制电路为主要模块。 主电路：59 秒倒计时。59 秒计数芯片

2、 74LS192 的置数清零端共用一个开关，倒计时到 零时，选取“00”这个状态，通过组合逻辑电路给截断信号，让该信号与时钟脉冲在与 门中将时钟截断，使计时器在计数到零时停住。 1.3 总体设计框图（59 秒） 2 总体设计说明： 倒计时功能主要利用 192 递减计数芯片来实现， 同时利用反馈和置数实现进制得转 换，以实现分和秒不同的需要。 二单元电路设计与论证、理论分析与计算 2.1 主要芯片的用法和功能 2.1.1 芯片 74LS192 74LS92 是一块同步 8421BCD 码加、减计数器，具有直接清零、置数、加锁计数功 能。计数器选用 74LS192 进行设计比较简单。74LS192

3、 是双时钟方式的十进制可逆计数 器，CPu 为加计数时钟输入端，CPd 为减计数时钟输入端，LD 为预置输入控制端，异步 预置，CR 为复位端，高电平有效，异步清除。CO 为进位输出，BO 为错位输出。 如图为 74LS192 的引脚图： 十位显示 个位显示 译码驱动 计时器 控制电路 报警电路 计数器 脉冲发发生 译码驱动 3 2.1.2 芯片 74LS32 74LS32 是四 2 输入或门，功能表如下图： 2.1.3 芯片 74LS08 CPu CPd LD CR 操作 1 清零 0 0 置数 1 1 0 加计数 1 1 0 减计数 1 1 1 0 保持 输入 输出 74LS32 A B

4、Y 0 0 0 0 1 1 1 0 1 1 1 1 4 74LS08 是四 2 输入与门，功能表如下如下图： 2.2 单元模块 2.2.1 倒计时电路 59 秒倒计时电路，用两片 74LS192 分别做个位（低位）和十位（高)的倒计时计 数器，由于本系统利用置数端 LOAD 来进行预置数，时钟脉冲分别通过两个与门才再输 进个位（低位）的 down 端，当停止控制电路来停止信号时，截断时钟脉冲，从而实现 电路的停止功能 2.2.2 显示电路图 输入 输出 74LS08 A B Y 0 0 0 0 1 0 1 0 0 1 1 1 5 2.2.3 报警逻辑电路图 2.2.4 预置数电路图 三、本设计

5、的调试过程和实验结果 在一开始设计的电路中，倒计时到达 00 后不能更好的停止，实现报警功能，在老 师的指导下，进行了改进，接住在这一刻的时钟信号与 BO 用与门连接从而实现报警功 能。在电路板上有时会出现数字显示不全或不能按要求来完成所需要实现的功能，这是 6 检查线路都没有接错或时接漏，这因为线路没有接紧而导致接触不良的问题。最后所有 的功能都顺利的完成。 四、总结与体会 在此次数电课程设计中，我们将所学的课本理论知识与实践相结合，成功圆满的完成 了本次数电课程设计。这次实习让我认识与学习到了许多，让我对一些数电中的元器件 的功能更加的了解，理解的更加的透彻，并且使我对一些知识记忆的更加深刻。同时让 我感受到团队合作的重要性，一个大问题每个人分一点就是一个小问题，解决起来也就 会变得更加容易。要想做好一件事细心与耐心是不可缺少的，在接线的过程中你如果没 有耐心是不可能把这件事完成，如果不细心很容易把电路给接错。开始我们接第一遍电 路时，因为细心不够导致有些线路接反了，从而使使整个电路都不能正常工作， 这两周的数电课程设计，让我感到时间过得很快，觉得生活很充实。同时十分感 谢老师对我们的细心指导与同学对我的帮助。 7 附录一：仿真总原理图 8 附录二、总原理图 9 附录三、总 PCB图