数字电子技术课程设计--数字电子钟

《数字电子技术课程设计--数字电子钟》由会员分享，可在线阅读，更多相关《数字电子技术课程设计--数字电子钟（13页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术课程设计报告 题目: 数字电子钟 目录 一 、内 容 摘 要 及关 键 词1 二、设计内容2 2.2 设计目的2 2.2.1 设计要求.2 2.2.2 数字电子钟总体框图.3 三、单元电路的设计 . 4 3.3.1 振荡器电路. 4 3.3.2 60 进制计数器 5 3.3.3 24 进制计数器 6 3.3.4 74LS90 功能介绍 .8 3.3.5 元器件清单 . 8 3.3.6 校时电路 .9 四、本设计调试及改进 . 10 五、结束语 11 六、参考文献六、参考文献12 一、 内容摘要及关键词内容摘要及关键词 数字电子钟是一个将 时, 分,“秒”显示于人的视觉器 官的计时

2、装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒。一个基本的数字电子钟电路主要由秒信号发生器， “时、分、 秒”计数器、译码器及显示器组成，由于采用纯数字硬件设计制作， 与传统的机械表相比， 它具有走时准， 显示直观， 无机械传动等特点。 本设计中的数字时钟采用数字电路实现对“时、分、 秒的显示 和调整。 通过采用各种集成数字芯片搭建电路来实现相应的功能。具 体用到了 555 振荡器，74LS90 及与非，异或等门集成芯片等。该电 路具有计时功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿 真及实验接线并记录结果。 实验证明该设计电路基本能实现设计的功

3、能要求。 关键词关键词:振荡器、译码显示器、计数器、校时电路、脉冲产生电路 二、二、设计内容设计内容 设计目的：设计目的： 1. 了解计时器主体电路的组成及工作原理。 2. 掌握数字电子钟的设计、组装与调试方法。 3. 熟悉集成电路及有关电子元器件的使用方法。 设计要求设计要求: 用中小规模集成电路组成数字电子钟，画出电路图，并在面包板上进 行组装、调试。并实现以下功能： （1） 设计一个有“时、分、秒” （23 小时 59 分 59 秒）显示的数字 电子钟。 （2） 具有校时、分的功能。 （3） 具有开关调节功能，其中 S1 开关调节小时，S2开关调节分钟， S3 复位。 系统原理框图系统原

4、理框图 由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满 60 向分计数器进 位，分计数器满 60 向小时计数器进位，小时计数器按“24 翻 1”规律计数，计 数器经译码器送到显示器； 计数器出现误差可用校时电路进行校时、 校分、 校秒。 数字钟的结构框图如图所示 三、单元电路设计部分单元电路设计部分 由图 1 的系统图知其由振荡器、分频器、计数器、译码器、校正电路组成。 2.1 振荡器振荡器 3.1.1 秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决 定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电 量将越大。所以，在设计电路时要根据需要而设计出

5、最佳电路。 在本设计中，采用的是精度不高的，由集成电路 555 与 RC 组成的多谐振荡 器。其具体电路如下图 2 所示； 接通电源后，电容 C1 被充电，vC上升，当 vC上升到大于 2/3VCC时，触发器被复 位，放电管 T 导通，此时 v0为低电平，电容 C1 通过 R2和 T 放电，使 vC下降。当 vC下降到小于 1/3VCC时，触发器被置位，v0翻转为高电平。 3.3 计数器计数器 由图 1 的方框图可以清楚的看到，显示“时” 、 “分” 、 “秒”需要 6 片中规 模计数器；其中“秒” 、 “分”各为 60 进制计数， “时”为 24 进制计数。在本设计 中均用 74LS90 来

6、实现： 3.3.1 六十进制计数器六十进制计数器 “秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数 器和一级六进制计数器连接构成，如图 5 所示，是采用两片中规模集成电路 74LS90 串接起来构成的“秒” ， “分”计数器。 由图 6 看出，当“时”个位 U6 计数器输入端 A（14 脚）来到第 10 触发信号时， U6 计数器清零， 进位端 QD 向 U4 “时” 十位计数器输入进位信号， 当第 24 个 “时” （来自“分”计数器输出的进位信号脉冲到达时 U4 计数器的状态位“0100” ， U6 计数器的状态为“0010” ，此时“时”个位计数器的 QC,和“时”十位计数器 的 QB 输出都为“1” ，相与后为“1” 。把它们分别送入 U4 和 U6 计数器的清零端 R01 和 R