数电数字时钟课程设计-- 数字电子钟逻辑电路设计

《数电数字时钟课程设计-- 数字电子钟逻辑电路设计》由会员分享，可在线阅读，更多相关《数电数字时钟课程设计-- 数字电子钟逻辑电路设计（11页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术数字电子技术 课程设计报告课程设计报告 姓名: 班级： 学号： 数字电子钟逻辑电路设计数字电子钟逻辑电路设计 一、 简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传 统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优 点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到 车站、码头、机场等公共场所的大型数显电子钟。 数字电子钟的电路组成方框图如图 1.1 所示。 显示器显示器 译码器译码器 7进制周进制周 计数器计数器 显示器显示器 译码器译码器 24进制时进制时 计数器计数器 显示器显示器 译码器译码器 60进制分进制分 计数器计数器 显示器显示

2、器 译码器译码器 60进制秒进制秒 计数器计数器 日校日校 分校分校 时校时校 秒校秒校 单次或连续脉冲单次或连续脉冲晶体振荡器晶体振荡器分频器分频器 1Hz 图 1.1 数字电子钟框图 由图 1.1 可见， 数字电子钟由以下几部分组成：石英晶体振荡器 和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器， 二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分 等。 二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电 子钟，要求如下： 1. 由晶振电路产生 1Hz 标准秒信号。 2. 秒、分为 0059 六十进制计数器。 3. 时为 0023 二十四进制

3、计数器。 4. 周显示从 1日为七进制计数器。 5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置 于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或 连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音 （500Hz） ，整点时再呜叫一次高音（1000Hz） 。 三、可选用器材 1. 通用实验底板 2. 直流稳压电源 3. 集成电路：CD4060、74LS74、74LS161、74LS248 及门电路 4. 晶振：32768 Hz 5. 电容：100F/16V、22pF、322pF 之间 6. 电阻：200、10K、22M 7. 电位器：2.2K或

4、 4.7K 8. 数显：共阴显示器 LC5011-11 9. 开关：单次按键 10. 三极管：8050 11. 喇叭：1 W /4，8 四、设计方案提示 根据设计任务和要求，对照数字电子钟的框图， 可以分以下几部 分进行模块化设计。 1. 秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数 字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得 1Hz 的秒脉冲。如晶振为 32768 Hz，通过 15 次二分频后可获得 1Hz 的脉 冲输出，电路图如图 1.2 所示。 CD4060 12 R 11 10 22M 20pF 320pF 32768Hz 3 C1 1D Q 74

5、LS74 1Hz Q14 图 1.2 秒脉冲发生器 2. 计数译码显示 秒、分、时、日分别为 60、60、24、7 进制计数器、秒、分均为 60 进制，即显示 0059，它们的个位为十进制，十位为六进制。时 为二十四进制计数器，显示为 0023，个位仍为十进制，而十位为 三进制，但当十进位计到 2，而个位计到 4 时清零，就为二十四进制 了。 周为七进制数，按人们一般的概念一周的显示日期“日、1、2、 3、4、5、6” ，所以我们设计这个七进制计数器，应根据译码显示器 的状态表来进行，如表 1.1 所示。 按表 1.1 状态表不难设计出“日”计数器的电路（日用数字 8 代 替） 。 所有计数器

6、的译码显示均采用 BCD七段译码器，显示器采用共 阴或共阳的显示器。 Q4 Q3 Q2 Q1 显示 1 0 0 0 日 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 表 1.1 状态表 3. 校时电路 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以， 需要进行调整。 置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲 由单次脉冲或连续脉冲输入。 4. 整点报时电路 当时计数器在每次计到整点前六秒时，需要报时， 这可用译码电 路来解决。即 当分为 59 时，则秒在计数计到 54 时，输出一延时高电平去打开低音 与门，使报时声按 500Hz 频率呜叫 5 声，直至秒计数器计到 58 时， 结束这高电平脉冲；当秒计数到 59 时， 则去驱动高音 1KHz 频率输出 而鸣叫 1 声。 五、参考电路 数字电子钟逻辑电路参考图如图 1.3 所示。 Q3Q2Q1Q0 /CR 74LS161 74LS248 日日