数字频率计课程设计

《数字频率计课程设计》由会员分享，可在线阅读，更多相关《数字频率计课程设计（20页珍藏版）》请在毕设资料网上搜索。

1、 摘要摘要 本次课程设计主要掌握数字频率计的设计方法；熟悉 JK 触发器、74160 计数器、 cc4511 驱动器等集成电路的使用方法，数字频率计共有五个部分组成：放大器、 集成计数器、振荡分频器、数字显示器。通过用仿真软测试每个单元均可完成相 应的功能。由各个模块组成的频率计能测试 0-999999Hz 的频率，。通过本次课 程设计使我更好的理解了数字电子技术的理论内容，增强了动手能力，拓宽了知 识面为今后的学习毕业设计打下了良好的的基础。 关键词：关键词：频率计；计数器、驱动器、振荡器 2 一、设计任务概述5 二、设计方案论证及方框图5 三、电路组成及工作原理7 四、 安装与调试15 1

2、、安装 2、测试方案 3、调试过程 4、调试中发现的问题及解决措施 六、指标测试 1、单元电路功能测试 2、整体电路功能测试 结论 参考文献 3 1.1.1 设计任务概述设计任务概述 数字式频率计是一种数字显示的测量频率仪器， 它不仅可以测试数字电路中 的方波信号，还可以测量正弦信号和多种物理量的变化频率，诸如电机转速、发 光体的闪光次数、机械振动次数等，这些物理量需经光电耦合传感器或相关传感 器先转变成周期性变化的信号，然后用频率计测量单位时间内信号的变化次数， 再用数码显示出来。因此，它是一种测量范围较广的通用型数字仪器。本题目综 合运用了模拟电子技术基础和数字电子技术基础两门课的基本知识

3、， 通过理论设 计和实践，提高同学们的动手能力，这个环节能使学生综合运用所学理论知识， 拓宽知识面，系统地进行电子电路的工程实践训练，为后续课程的学习、毕业设 计、乃至毕业后的工作打下良好的基础。 1.1.2 频率计的原理框图及其分析频率计的原理框图及其分析 数字频率计电路框图及其分析 数字频率计的电路框图如图 1.1.1 所示。它由五个基本单元组成：放大器、 集成计数器、译码驱动显示器、振荡分频器、数字显示器。放大器环节是用于放 大幅度较低的被测信号的，放大器输出的电平变化应能触发数字门电路，放大器 的设计尚需注意被测信号的频率。 整形环节是将不规则的脉冲信号转化为规则的 方波信号，用以作为

4、集成计数器的时钟信号。集成计数器经译码输出七路信号， 再经驱动器后送至显示器显示。 实现频率测量的必备环节是产生时间基准信号，简称时基信号。为了产生时 基信号，先由晶体振荡器产生高频振荡，振荡器输出为近似正弦信号，故需经整 形环节成为方波，再经分频器输出 1HZ 的秒脉冲作为时基信号，我们取时基信号 的上升沿作为触发沿，它使单稳在触发沿到来之时输出一个负向脉冲（该脉冲 送至译码驱动器更新状态），单稳输出的上升沿触发单稳输出一个正向窄脉 冲，在正向窄脉冲期间使集成计数器清零。从图 1.1.2 两个窄脉冲的时序关系可 知，锁存在前，清零在后。 所谓被测信号的频率，即单位时间内（1s）被测信号的脉冲

5、数。所以闸门信 号两个正脉冲的间隔时间应为 1S。闸门信号低电平期间集成计数器处于计数状 态，闸门信号高电平期间集成计数器清零。锁存信号两个负向窄冲的时间间隔同 4 样是 1S，其下降沿到来后的低电平期间译码、驱动器更新状态，而译码、驱动 器锁存的状态是上升沿到来之前的状态。图 1.1.1 框图中的 C、TS、LE、R 波形 如图 1.1.2 所示。 图 1.1.1 数字频率计的原理框图 图 1.1.2 框图中各点波形图 1.1.3 设计要求设计要求 (1) 频率测量范围：1HZ999.999KHZ (2) 频率测量误差：1HZ (3) 被测信号幅度：TTL 电平、CMOS 电平均可 (4)

6、如果被测信号电平低于 TTL 电平，应设置相应的放大环节。 5 1.2.放大及整形电路放大及整形电路 1.2.1 放大器的设计放大器的设计 放大器的设计一般要考虑两个问题：一是放大器输入信号的幅度，放大器放 大多少倍，其输出才能满足数字电路的触发电平？二是输入信号的放大电路。又 由于被频率的高频段频率较高，故不能选用低频管。基于上述考虑，拟采用图 1.2.1 所示电路形式。 图 1.2.1 放大器的电路结构 如果我们选定 2 R=M5.1，利用戴维南定理： 21 1 21 2 12 RR R RR R VV iB (1-1) 当 I V=0 时， B V0.5V，才能使 T 截止，计算式(5-1)得 1 RK68，实选 1 R=K47又因 TTL 高电平下限值为 1.8V，为使 T 在输入 1.8V 时饱和，可根据 式（5-2）计算：