基于FPGA的基带信号的位同步信号提取毕业设计

《基于FPGA的基带信号的位同步信号提取毕业设计》由会员分享，可在线阅读，更多相关《基于FPGA的基带信号的位同步信号提取毕业设计（75页珍藏版）》请在毕设资料网上搜索。

1、xxxx 学院 毕业设计论文 题 目： 基于单片机和基于单片机和 FPGA 的位同步信号提取的位同步信号提取 专业班级： 电子信息工程 学生姓名： 学 号： 完成日期： 指导教师： 评阅教师： 2006 年 6 月 毕 业 设 计 （ 论 文 ） 任 务 书毕 业 设 计 （ 论 文 ） 任 务 书 设计（论文）题目： 基于单片机和 FPGA 的位同步信号提取 姓名 专业 电子信息工程 班级 0281 一、基本任务及要求： 本课题是设计一具有通用性的输入信号的位同步提取系统， 系统可以实现 10HZ1MHZ 的信号同步。使用单片机进行实时控制现场可编程逻辑门阵列 FPGA 完成位同步信号提取，

2、 通过理论和实验研究，完成硬件电路和软件设计并试制样机，要求完成： 1、单片机实时控制 FPGA，完成实时频率跟踪测量和自动锁相； 2、在 FPGA 内部，设计完成以下部分： A、全数字锁相环 DPLL，主要包含：数控振荡器、鉴相器、可控模分频 器 B、LED 动态扫描电路、FPGA 和单片机的数字接口，以完成两者之间的 数字传递 3、 设计辅助电路：键盘、LED； 二、进度安排及完成时间： （1）第二周至第四周：查阅资料、撰写文献综述和开题报告； （2）第五周至第六周：毕业实习； （3）第六周至第七周：项目设计的总体框架：各个模块以及各个模块之间的关 系确定，各个模块的方案选择与各个模块的所

3、用主要器件的确定； （4）第八周至第十三周：各个模块的主要器件熟悉及相关知识的熟悉；各个模 块的具体任务实现：硬件电路、软件编程； （5）第十四周至第十五周：系统的总体仿真与调试 （6）第十六周至第十七周：撰写设计说明书 ； （7）第十八周：毕业设计答辩； 目 录 摘摘 要要 错误错误!未定义书签。未定义书签。 Abstract . 错误错误!未定义书签。未定义书签。 引 言 错误错误!未定义书签。未定义书签。 第 1 章 绪 论 错误错误!未定义书签。未定义书签。 1.1 位同步技术当前的发展 . 错误错误!未定义书签。未定义书签。 1.2 EDA 简介 3 1.3 8051 型单片机 错误错误!未定义书签。未定义书签。 1.4 FPGA 器件简介 错误错误!未定义书签。未定义