毕业设计---基于CPLD的移动通信调制编码技术的研究

《毕业设计---基于CPLD的移动通信调制编码技术的研究》由会员分享，可在线阅读，更多相关《毕业设计---基于CPLD的移动通信调制编码技术的研究（40页珍藏版）》请在毕设资料网上搜索。

1、 目目 录录 第一章第一章 绪论绪论 . 1 1.1 研究背景 1 1.2 研究思路和方案分析 1 1.3 论文的主要工作 3 第第 2 2 章章 可编程片上系统开发技术可编程片上系统开发技术 4 2.1 可编程逻辑器件简介 4 2.2 可编程片上系统开发软件 4 2.3 硬件描述语言 VHDL 简介 . 6 第三章第三章 系统的组成及工作原理系统的组成及工作原理 7 3.1 M 序列产生器 . 7 3.2 QPSK 调制解调 8 3.2.1 多进制相移键控基本原理 8 3.2.2 QPSK 调制 . 9 3.2.3 QPSK 解调. 13 3.2.4 调制解调系统 . 14 3.3 卷积码编

2、码译码 . 15 3.3.1 纠错编码基础 . 15 3.3.2 卷积码编码 . 15 3.3.3 卷积码的解码 . 17 3.3.4 卷积码编码译码系统 . 22 3.4 小型移动通信系统 . 23 第四章第四章 硬件部分硬件部分 24 第五章第五章 总结总结 . 27 参考文献参考文献 . 28 致致 谢谢 29 附录附录 1 1 30 附录附录 2 2 39 1 第一第一章章 绪论绪论 1.1 1.1 研究背景研究背景 近年来，随着半导体工艺技术和设计方法的迅速发展，系统级芯片 SOC( System-on-Chip)的设计得以高速发展。但是，由于 SOC 产品设计具有开发周 期相对较长

3、、高成本和高风险等特点，对市场的变化非常敏感，这使得 SOC 在消费 电子、汽车电子、工业设计领域的发展进程仍然缓慢。与此同时，当今的制造工艺 能够提供更多更高速的逻辑、更快的 I/O 和更低价位的新一代可编程逻辑器件，现 场可编程门阵列 CPLD (Complex Programmable Logic Device)己然进入嵌入式应 用领域，高性能 CPLD 也不再局限于引进系统粘合逻辑，也可作为 SOC 平台。由于 CPLD 的现场可编程特征，它己成为更具灵活性和广泛性发展前景的工业设计平 台 。 与传统电路设计方法相比，CPLD 具有功能强大、开发过程投资小、周期短、 便于修改及开发工具

4、智能化等特点。使用 CPLD 器件设计数字电路，不仅可以简化 设计过程，而且可以降低整个系统的体积和成本，增加系统的可靠性。CPLD 可轻 易地被修改变更、修复缺陷，或在用户需要升级和配合市场发展时去创制未来的衍 生产品。它们无需花费传统意义下制造集成电路所需大量时间和精力，避免了投资 风险，成为电子器件行业中发展最快的一族。 1.2 1.2 研究思路和方案分析研究思路和方案分析 设计调制解调器，可以考虑用通用 DSP 芯片的方案。这种方案的通用 DSP 具备 灵活的可编程性和高效的性能，有的甚至还集成了通用微控制器。方框图如图 1-1 所示： 2 图 1-1 通用 DSP 方案 通用 DSP 都是按程序循序执行，即串行构架，这限制了通用 DSP 不能达到很 高的速度。但是调制和编码单元中往往用到滤波器，乘法器，直接频率合成器等需 要高速时钟的器件。虽然通用 DSP 具有哈佛结构，多重总线，超标量流水线，分支 预测等先进的技术，但是都不可能从本质上改变程序循序执行的缺点，在需要高速 应用的场合通用 DSP 往往不能胜任。而使用专用 DSP 虽然能解决好速度的问题但 是可