毕业设计---基于FPGA的数字秒表的设计

《毕业设计---基于FPGA的数字秒表的设计》由会员分享，可在线阅读，更多相关《毕业设计---基于FPGA的数字秒表的设计（47页珍藏版）》请在毕设资料网上搜索。

1、 第 1 章 绪 论 电子设计的必由之路是数字化已成为共识。在数字化的道路上，我国电子设计技术 的发展经历了，并将继续经历许多重大的变革与飞跃、从应用 SSI 通用数字电路芯片构 成电路系统，到广泛地应用 MCU(微控制器或单片机)，在电子系统设计上发生厂具有里 程碑意义的飞跃，这一飞跃不但克服了纯 SSI 数字电路系统许多不可逾越的困难，同时 也为电子设计技术的应用开拓了更广阔的前景。它使得电子系统的智能化水平在广度和 深度上产生了质的飞跃。MCU 的广便应用并没有抛弃 SSI 的应用，而是为它们在电于系 统中找到了更合理的地位。随着社会经济发展的延伸、各类新型电子产品的开发为我们 提出了许

2、多全新的课题和更高的要求。 FPGA/CPLD(现场可编程逻辑器件复杂可编程逻 辑器件)在 EDA 基础上的广泛应用从某种意义上说，新的电子系统运转的物理机制又 将回到原来的纯数字电路结构，但这是种更高层次的循环，应是一次否定之否定的运 动，它在更高层次上容纳了过去数字技术的优秀部分，对 MCU 系统将是种扬弃，但 在电子设计的技术操作和系统构成的整体上却发生质的飞跃。如果说 MCU 在逻辑的实 现上是无限的话，那么高速发展的 FPGA/CPLD 不但包括了 MCU 这一特点，并兼有串、 并工作方式和高速、高可靠性以及宽口径适用等诸多方面的特点、不仅如此，随着 EDA 技术的发展和 FPGAC

3、PLD 在深亚微米领域的进军、它们与 MCU、MPU、DSP、AD、 DA、RAM 和 ROM 等独立器件问的物理与功能界限正日趋模糊。特别是软硬 IP 芯 核产业的迅猛发展，嵌入式通用与标准 CPLD 和 FPGA 器件的出现，片上系统已近在咫 尺。以大规模集成电路为物质基础的 EDA 技术终于打破了软硬件之间最后的屏障，使软 硬件工程师们有了共同的语言1。 1.1 课题背景课题背景 当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。 推动该潮流迅速发展的决定性因素就是使用了现代化的 EDA 设计工具。EDA 是电子设 计自动化(Electronic Design A

4、utomation)的缩写， 是 90 年代初， 从 CAD （计算机辅助没计） 、 CAM（算机辅助制造） 、CAT(计算机辅助测试)和 CAE(计算机辅助工程)的概念发展而来 的。EDA 技术就是以计算机为工具，在 EDA 软件平台上，对以硬件描述语言 HDL 为系 统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合 及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编 程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系 统硬件功能的描述，在 EDA 工具的帮助下就可以得到最后的设计结果。尽管目标系统是 硬件，但整个设计和修改过程如同完成软件设计一样方便和高效2。 EDA 技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的 逻辑设计仿真测试技术。EDA 仿真测试技术只需通过计算机就能对所设计的电子系统从 各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安 装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规模系 统电子设