HDB3数字编码器毕业设计

《HDB3数字编码器毕业设计》由会员分享，可在线阅读，更多相关《HDB3数字编码器毕业设计（85页珍藏版）》请在毕设资料网上搜索。

1、 目录 设计总说明 . I Introduction III 1 绪论 1 1.1 引言 . 1 1.2 课题研究背景 . 1 1.3 本研究的主要内容 . 1 1.4 本研究的目的意义 . 2 1.5 论文组织 . 2 2 EDA 概述 . 3 2.1 VHDL 硬件描述语言 . 3 2.1.1 VHDL 语言的发展 . 3 2.1.2 VHDL 硬件描述语言的特点 . 3 2.2 Altera 公司 Quartus介绍. 4 2.2.1 Quartus简介 . 4 2.2.2 Quartus软件的设计流程 . 4 2.2.3 Quartus软件的使用 . 5 3 编码技术 . 12 3.1

2、 通信系统 12 3.2 编码 12 3.2.1 信源编码 12 3.2.2 信道编码 12 3.3. 选择码型和常用码型 13 3.3.1 选择码型的考虑 13 3.3.2 常用码型及其特点 13 3.4 HDB3 码简介 14 3.4.1 HDB3 码编码规则 . 15 4 基带信号的编码建模与设计 . 16 4.1 HDB3 编码器的 VHDL 建模与程序设计（1） . 16 4.1.1 HDB3 的 VHDL 建模思想 16 4.1.2 基于 VHDL 硬件描述语言的建模及程序设计 16 4.1.3 编码器模块的总程序 24 4.1.4 编码器模块的时序仿真 28 4.2 HDB3 编

3、码器的 VHDL 建模与程序设计（2） . 29 4.2.1 设计模型 29 4.2.2 HDB3 编码整体模块的总程序及波形仿真 . 37 5 数字复接技术及其建模与设计 . 44 5.1 引言 44 5.2 数字复接原理 44 5.2.1 数字复接的基本概念 44 5.2.2 数字复接的方法及方式 45 5.3 同步复接器的 VHDL 建模和设计 . 49 5.3.1 以四路同步复接器为例的原理框图模型 49 5.3.2 四路同步复接器的 VHDL 建模 51 5.4 同步复接器的 VHDL 总程序 . 63 5.4.1 四路同步复接器系统的模块链接程序 63 6 HDB3 编码器的硬件测

4、试 67 6.1 产品简介 67 6.1.1 应用范围及特点 67 6.1.2 系统结构及规格 67 6.2 硬件说明 68 6.2.1 输入单元 68 6.2.2 输出单元 70 6.2.3 编程硬件驱动安装 71 6.3 配置文件下载 72 6.3.1 打开编辑器窗口和配置文件 72 6.3.2 设置编程器 72 6.3.3 使用 JTAG 下载口 . 73 7 结 论 75 参考文献 76 致谢 77 华北科技学院毕业设计（论文） I HDB3 数字编码器的设计 设计总说明： 随着社会生产力的发展，各种电子新产品的开发速度越来越快。现代计算机技术和 微电子技术的进一步发展和结合使得集成电路的设计出现了两个分支。一个是传统的更 高集成度的集成电路的进一步研究；另一个是利用高层次VHDL/Verilog HDL等硬件描 述语言对新型器件CPLD/FPGA进行专门设计，使之成为专用集成电路。 EDA 技术以 EDA 软件工具为开发环境，采用硬件描述语言（HDL） ，以可编程逻 辑器件为实验载体，实现源代码编程和仿真功能。VHDL 作为一种标准化的硬件描述语 言主要用于描述数字系