毕业设计----FPGA的数字钟设计

《毕业设计----FPGA的数字钟设计》由会员分享，可在线阅读，更多相关《毕业设计----FPGA的数字钟设计（35页珍藏版）》请在毕设资料网上搜索。

1、 1 绪 论 1.1.1 FPGA 的概述及特点 FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是 在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 （ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有 可编程器件门电路数有限的缺点。FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array） 这样一个新概念，内部包括可配置逻辑模块 CLB（Configurable Logic Block） 、输出输 入模块 IOB（Input Output Block

2、）和内部连线（Interconnect）三个部分。 特点有采用FPGA设计ASIC电路， 用户不需要投片生产， 就能得到合用的芯片； FPGA 可做其它全定制或半定制ASIC电路的中试样片； FPGA内部有丰富的触发器和IO引脚； FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一；FPGA 采用高 速 CHMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。可以说，FPGA 芯片是小批量系统 提高系统集成度、可靠性的最佳选择之一。 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的， 因此， 工作时需要对片内 的 RAM 进行编程。用户可以根据不同的

3、配置模式，采用不同的编程方式。FPGA 有多种配 置模式：并行主模式为一片 FPGA 加一片 EPROM 的方式；主从模式可以支持一片 PROM 编 程多片 FPGA；串行模式可以采用串行 PROM 编程 FPGA；外设模式可以将 FPGA 作为微处 理器的外设，由微处理器对其编程。 .1.2 VHDL 的概述及特点 VHDL（Very High Speed Integrated Circuit Hardware Description Language） 即超高速集成电路硬件描述语言，在基于 CPLD/FPGA 和 ASIC 的数字系统设计中有着广 泛的应用。VHDL 语言诞生于 1983

4、年，1987 年被美国国防部和 IEEE 确定为标准的硬件 描述语言。自从 IEEE 发布了 VHDL 的第一个标准版本 IEEE 1076-1987 后，各大 EDA 公 司都先后推出了自己的支持 VHDL 的 EDA 工具。 VHDL 在电子设计行业得到了广泛的认同。 此后 IEEE 又先后发布了 IEEE 1076-1993 和 IEEE 1076-2000 版本。 VHDL 是硬件设计人员的一种描述工具，硬件设计本身还是要人来完成的。VHDL 被 设计出来的目的是为了硬件设计， 具有硬件的性质。 它用于描述电路系统的结构， 接口， 行为和功能，除了它具有的硬件特征的语句外，它的语言形式和描述风格，以及句法与 一般的计算机高级语言相当类似，然而它又与软件语言具有完全不同的性质。结构简单 2 明了，各部分负责的硬件描述明确，能避开硬件具体的器件结构，用强大的行为描述能 力对电路从逻辑上进行描述和设计；可以看出，VHDL 对设计的描述具有相对独立性，设 计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么；设计者的责任 是把硬件的结构和功能完整详细地描述出来；此外，用