欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    毕业设计----FPGA的数字钟设计

    • 资源ID:1425828       资源大小:997KB        全文页数:35页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    毕业设计----FPGA的数字钟设计

    1、 1 绪 论 1.1.1 FPGA 的概述及特点 FPGA 是英文 Field Programmable Gate Array 的缩写,即现场可编程门阵列,它是 在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有 可编程器件门电路数有限的缺点。FPGA 采用了逻辑单元阵列 LCA(Logic Cell Array) 这样一个新概念,内部包括可配置逻辑模块 CLB(Configurable Logic Block) 、输出输 入模块 IOB(Input Output Block

    2、)和内部连线(Interconnect)三个部分。 特点有采用FPGA设计ASIC电路, 用户不需要投片生产, 就能得到合用的芯片; FPGA 可做其它全定制或半定制ASIC电路的中试样片; FPGA内部有丰富的触发器和IO引脚; FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一;FPGA 采用高 速 CHMOS 工艺,功耗低,可以与 CMOS、TTL 电平兼容。可以说,FPGA 芯片是小批量系统 提高系统集成度、可靠性的最佳选择之一。 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的, 因此, 工作时需要对片内 的 RAM 进行编程。用户可以根据不同的

    3、配置模式,采用不同的编程方式。FPGA 有多种配 置模式:并行主模式为一片 FPGA 加一片 EPROM 的方式;主从模式可以支持一片 PROM 编 程多片 FPGA;串行模式可以采用串行 PROM 编程 FPGA;外设模式可以将 FPGA 作为微处 理器的外设,由微处理器对其编程。 .1.2 VHDL 的概述及特点 VHDL(Very High Speed Integrated Circuit Hardware Description Language) 即超高速集成电路硬件描述语言,在基于 CPLD/FPGA 和 ASIC 的数字系统设计中有着广 泛的应用。VHDL 语言诞生于 1983

    4、年,1987 年被美国国防部和 IEEE 确定为标准的硬件 描述语言。自从 IEEE 发布了 VHDL 的第一个标准版本 IEEE 1076-1987 后,各大 EDA 公 司都先后推出了自己的支持 VHDL 的 EDA 工具。 VHDL 在电子设计行业得到了广泛的认同。 此后 IEEE 又先后发布了 IEEE 1076-1993 和 IEEE 1076-2000 版本。 VHDL 是硬件设计人员的一种描述工具,硬件设计本身还是要人来完成的。VHDL 被 设计出来的目的是为了硬件设计, 具有硬件的性质。 它用于描述电路系统的结构, 接口, 行为和功能,除了它具有的硬件特征的语句外,它的语言形式和描述风格,以及句法与 一般的计算机高级语言相当类似,然而它又与软件语言具有完全不同的性质。结构简单 2 明了,各部分负责的硬件描述明确,能避开硬件具体的器件结构,用强大的行为描述能 力对电路从逻辑上进行描述和设计;可以看出,VHDL 对设计的描述具有相对独立性,设 计者可以不懂硬件的结构,也不必关心最终设计实现的目标器件是什么;设计者的责任 是把硬件的结构和功能完整详细地描述出来;此外,用


    注意事项

    本文(毕业设计----FPGA的数字钟设计)为本站会员(我***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583