利用CPLDFPGA设计综合计时系统 开题报告
《利用CPLDFPGA设计综合计时系统 开题报告》由会员分享,可在线阅读,更多相关《利用CPLDFPGA设计综合计时系统 开题报告(5页珍藏版)》请在毕设资料网上搜索。
1、 毕 业 设 计 ( 论 文 ) 开 题 报 告毕 业 设 计 ( 论 文 ) 开 题 报 告 2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 S CI EN C E & T EC H N O LO G Y CO LL EG E O F N A N CH A N G U N I V ER SI T Y 毕 业设 计 (论 文 ) 题 目: 利用 CPLD/FPGA 设计综合计时系统 2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 S CI EN C E & T EC H N O LO G Y CO LL EG E O
2、F N A N CH A N G U N I V ER SI T Y 毕 业设 计 (论 文 ) 一、一、 选题的依据及意义选题的依据及意义:2 综 合 计时 系 统的 设 计李 爽 开题 报 告- 1 - 科 学 技术 学 院 S CI E N C E & TE CH N O L O G Y CO L LE G E O F N A N C H A N G U N IV 当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路 本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、 发展到超大规模集成电路(VLSIC,几万门以上)以及许多具有特定功能的专用集 成电路。
3、但是,随着微电子技术的发展,设计与制造集成电路的任务已不完全由 半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯 片,而且希望 ASIC 的设计周期尽可能短,最好是在实验室里就能设计出合适的 ASIC 芯片,并且立即投入实际应用之中,因而出现了现场可编程逻辑器件 (FPLD), 其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件 (CPLD)。2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 SC I EN CE & T EC H N O LO G Y C O LL EG E O F N A N CH A N G
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 利用CPLDFPGA设计综合计时系统 开题报告 利用 CPLDFPGA 设计 综合 计时 系统 开题 报告
