1、 毕 业 设 计 （ 论 文 ） 开 题 报 告毕 业 设 计 （ 论 文 ） 开 题 报 告 2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 S CI EN C E & T EC H N O LO G Y CO LL EG E O F N A N CH A N G U N I V ER SI T Y 毕 业设 计 （论 文 ） 题 目： 利用 CPLD/FPGA 设计综合计时系统 2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 S CI EN C E & T EC H N O LO G Y CO LL EG E O
2、F N A N CH A N G U N I V ER SI T Y 毕 业设 计 （论 文 ） 一、一、 选题的依据及意义选题的依据及意义：2 综 合 计时 系 统的 设 计李 爽 开题 报 告- 1 - 科 学 技术 学 院 S CI E N C E & TE CH N O L O G Y CO L LE G E O F N A N C H A N G U N IV 当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路 本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、 发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集 成电路。
3、但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由 半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯 片，而且希望 ASIC 的设计周期尽可能短，最好是在实验室里就能设计出合适的 ASIC 芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件 (FPLD)， 其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件 (CPLD)。2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科学 技 术学 院 SC I EN CE & T EC H N O LO G Y C O LL EG E O F N A N CH A N G
4、U N I V ER SI T Y 毕 业设 计 （论 文 ）开 题 报告 随着大规模可编程逻辑器件（CPLD：复杂可编程逻辑器件；FPGA：现场可编 程门阵列）的飞速发展，传统的电路设计方法已大为改观。许多传统的逻辑电路 完全可以用可编程逻辑器件来代替， 并且可提高系统的可靠性， 减小 PCB 的面积， 使产品小型化，还有利于保护知识产权。利用 EDA（电子设计自动化）技术设计 可编程逻辑器件已成为现代电子设计的一种必然趋势。 本课题所要完成的电子钟 就是基于 FPGA 芯片完成的，通过对 EDA 数字钟的设计，熟练使用 EDA 相关器件 和软件，所谓万丈高楼平地起，通过这个比较简单的设计，
5、为以后掌握更高水平 的技术做准备。2 综合 计 时系 统 的设 计 李爽 开 题报 告 - 1 - 科 学 技术 学 院 S C IE N CE & T EC H NO L OG Y C O LL E GE OF NA N CH A NG U 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原 先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广 播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启 用等， 所有这些， 都是以钟表数字化为基础的。 因此， 研究数字钟及扩大其应用， 有着非常现实的意义。2 综合 计 时系 统 的设 计 李爽 开
6、 题报 告 - 1 - 科 学 技术 学 院 S C IE N CE & T EC H NO L OG Y C O LL 二、二、 国内外研究现状及发展趋势（含文献综述）：国内外研究现状及发展趋势（含文献综述）：2 综 合计 时 系统 的 设计 李 爽开 题 报告 - 1 - 科 学 技术 学 院 S C IE N CE & TE C H N O L O G Y C O L LE G E O F N A N C H A N G U N I V E RS I TY 毕 业 设计 （ 论文 ） 开题 报 告 题 目 ： 豁 恰 尖纸 舍 随着 FPGA 技术的不断发展先进的 ASIC 生产工艺已经被用于 FPGA 的生产， 越来越丰富的处理器内核被嵌入到高端的 FPGA 芯片中， 基于 FPGA 的开发成为一 项系统级设计工程。随着半导体制造工艺的不同提高，FPGA 的集成度将不断提 高， 制造成本将不断降低， 其作为替代 ASIC 来实现电子系统的前景将日趋光明。 大
