毕业设计--基于AT89C51的锁相频率合成器的设计
《毕业设计--基于AT89C51的锁相频率合成器的设计》由会员分享,可在线阅读,更多相关《毕业设计--基于AT89C51的锁相频率合成器的设计(32页珍藏版)》请在毕设资料网上搜索。
1、 - - - I - 第一章第一章 绪论绪论 1 1. .1 1 锁相环路锁相环路 锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统,它在无线电 技术的各个领域得到了很广泛的应用。锁相环路有其独特的优良性能,它具有载波跟踪特 性,作为一个窄带跟踪滤波器,可提取淹没在噪声之中的信号;用高稳定的参考振荡器锁 定,可作提供一系列频率高稳定的频率源;可进行高精度的相位与频率测量等等。它具有 调制跟踪特性,可制成高性能的调制器和解调器。它具有低门限特性,可大大改善模拟信 号和数字信号的解调质量。70 年代以来,随着集成电路技术的发展,逐渐出现了集成的 环路部件、通用单片集成锁相环路以及多种
2、专用集成锁相环路,锁相环路逐渐变成了一个 成本低、使用简便的多功能组件,这就为锁相技术在更广泛的领域应用提供了条件。 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差, 从而产生误差控制信号来调整振荡器的频率,以达到与输入信号同频同相。所谓全数字锁 相环路(DPLL)就是环路部件全部数字化, 采用数字鉴相器 (DPD) 、 数字环路滤波器(DLF)、 数控振荡器(DCO)构成的锁相环路。 本文采用锁相式频率合成的实现方法, 实现中必须解决的关键技术问题是减小相位噪 声,以满足用户提出的较为苛刻的相位噪声指标。 本课题是设计一个由单片机、 定时计数器及单片机集成锁相环路组
3、成的可程控频率合 成器,所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。 1.2 锁相技术发展锁相技术发展 锁相原理在数学理论方面,早在 30 年代无线电技术发展的初期就己出现。1930 年 己建立了同步控制理论的基础。 1932 年贝尔赛什(Bellescize)第一次公开发表了锁相环路的 数学描述,用锁相环路提取相干载波来完成同步检波。到了 40 年代,电视接收机的同步 扫描电路中开始广泛地应用锁相技术,使电视图像的同步性能得到很大改善。进入 50 年 代,随着空间技术的发展,由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的 跟踪滤波器获得成功,并首次发
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 基于 AT89C51 频率 合成器 设计
