FIR数字滤波器的DSP课程设计

《FIR数字滤波器的DSP课程设计》由会员分享，可在线阅读，更多相关《FIR数字滤波器的DSP课程设计（17页珍藏版）》请在毕设资料网上搜索。

1、 DSPDSP 原理原理课程设计课程设计报告报告 题目：题目： FIRFIR 数字滤波器数字滤波器 专 业 电子信息工程 姓 名 xxx 班 级 2012 级电工本 1 班 学 号 xxxxxxxxx 指导教师 xxx 时 间 2015.092015.10 教师评分 目录目录 一、课程设计的任务和目的 1 二、课程设计相关知识 1 2.1 SEED2.1 SEED- -DEC2812 DEC2812 嵌入式嵌入式 DSPDSP 开发板开发板 . 1 三、设计思路 1 3.1 3.1 大致过程大致过程 . 1 3.2 FIR3.2 FIR 滤波器的设计方法滤波器的设计方法 2 四、设计总框图和程

2、序流程图及程序源代码 3 4.1 FIR4.1 FIR 滤波器设计总框图滤波器设计总框图 3 4.2 4.2 程序流程图程序流程图 . 4 4.3 4.3 程序源代码程序源代码 . 5 五、系统仿真 9 5.1 5.1 仿真设置仿真设置 . 9 5.2 5.2 仿真图仿真图 . 11 六、参考文献 15 七、总结 15 1 题目：FIR 数字滤波器 一、课程设计的任务和目的 课程设计的任务：本课程设计主要是利用 C 语言在 CCS 环境中编写一个 FIR 滤波器 程序， 并能利用已设计好的滤波器对常用信号进行滤波处理。 选用 TMS320C54X 作为 DSP 处理芯片，通过对其编程来实现 F

3、IR 滤波器。通过课程设计环节来加强对所学知识的理 解和应用。 二、课程设计相关知识 2.1 2.1 SEEDSEED- -DEC2812 DEC2812 嵌入式嵌入式 DSPDSP 开发板开发板 SEED-DEC2812 嵌入式 DSP 开发板原理框图如图 2.1 所示： 图 2.1 SEED-DEC2812 嵌入式 DSP 开发板原理框图 三、设计思路 3.1 3.1 大致过程大致过程 在 TMS320C54x 系统开发环境 CCS（Code Composer Studio）下对 FIR 滤波器的 DSP 实现原理进行讨论。利用 C 语言设计相应的滤波器，通过实验仿真，从输入信号和输出 信

4、号的时域和频域曲线可看出在 DSP 上实现的 FIR 滤波器能完成预定的滤波任务。 3.2 3.2 FIRFIR 滤波器的设计方法滤波器的设计方法 循环缓冲算法:对于 N 级的 FIR 滤波器，在数据存储器中开辟一个称之为滑窗的 N 个单元的缓冲区，滑窗中存放最新的 N 个输入样本。每次输入新的样本时，一新样本改 写滑窗中的最老的数据，而滑窗中的其他数据不需要移动。利用片内 BK（循环缓冲区长 度）寄存器对滑窗进行间接寻址，环缓冲区地址首位相邻。下面，以 N=5 的 FIR 滤波器 循环缓冲区为例，说明循环缓冲区中数据是如何寻址的 5 级循环缓冲区的结构如图 3.1 所示，顶部为低地址。 x(

5、n) x(n-1) x(n-2) x(n-3) x(n-4) x(n) x(n-1) x(n-2) x(n-3) x(n+1) x(n) x(n-1) x(n-2) x(n-2) x(n-1) 数据存储器数据存储器数据存储器 顶部 底部 图 3.1 循环缓冲区的结构 当第一次执行完 4 0 )()( i i inxany之后，间接寻址的辅助寄存器 x AR指向 x(n-4)。 然后，从 I/O 口输入数据 x(n+1)，将原来存放 x(n-4)的数据存储单元改写为 x(n+1)。 接着，进行第二次乘法累加运算， 4 0 )1()1( i i inxany，最后 x AR指向 x(n-3)。然

6、后从 I/O 口输入数据 x(n+2) ，将原来存放 x(n-4)的数据存储器单元改写为 x(n+2)。 3 四、设计总框图和程序流程图及程序源代码 4.4.1 1 FIRFIR 滤波器设计总框图滤波器设计总框图 FIR 滤波器设计总框图如图 4.1 所示 开始 初始化DSP 产生输入数据 读入新数据并存放到 栈顶 滤波处理 保存滤波结果到输出单 元 待滤波的样本点数处理完成 结束 否 是 图 4.1 FIR 滤波器设计总框图 4.4.2 2 程序程序流程图流程图 程序流程图如图 4.2 所示 初始化系统 关中断 初始化PIE中断 初始化PIE中断矢量表 初始化cputimer 设置中断服务程序 入口地址 开中断 设置CPU 开中断 fir滤波处理 结束 图 4.2 程序流程图 5 4.3 4.3 程序源代码程序源代码 FILTER.cFILTER.c 代码：代码： #include “DSP28_Device.h“ #include “filter