关于FPGA的外文文献翻译---一种新的包装，布局和布线工具的FPGA研究

《关于FPGA的外文文献翻译---一种新的包装，布局和布线工具的FPGA研究》由会员分享，可在线阅读，更多相关《关于FPGA的外文文献翻译---一种新的包装，布局和布线工具的FPGA研究（23页珍藏版）》请在毕设资料网上搜索。

1、 PDF外文：http:/ 译   文  VPR：一种新的包装，布局和布线工具的 FPGA 研究   沃恩贝茨和乔纳森罗斯   系电气与计算机工程系，多伦多大学   多伦多， ON，加拿大 M5S3G4沃恩， jayar eecg.toronto.edu 摘  要      我们描述了一个基于 FPGA 新的功能和 CAD 工具使用的算法，各种途径和方（ VPR）。在减少路由面积计算方面， VPR 优于所有的 FPGA 布局布线工具，我们可以比较。虽然常用的算法是基于已知的方法，是我们目前而言改善运行时间

2、和质量的几个有效方法。我们目前的版图和路由上的大型电路的一套新的 结果，让未来的基准电路尺寸上的设计方法更多，用于今天的典型的 FPGA 布局布线工具工业品外观设计。VPR 是针对一个范围广泛的 FPGA 架构的能力，并且源代码是公开的。它和相关的网表翻译 /群集工具 VPACK 已经被用在世界各地的一些研究项目，并且是有用的 FPGA体系结构的研究。  1 简介  在 FPGA 的研究中，人们通常必须评估新结构特色的实用工具而做评估实验。也就是说评估基准电路技术映射，放置和 FPGA 的布线结构上的关系和措施的架构质量，如运算速度或区域，然后可以很容易地提取出来。因此，有

3、相当大的对于灵活 CAD 工具的 需求，这样才可以针对各种架构的 FPGA 做高效的设计，从而便于比较均匀的设计架构。本文介绍了通用的地点和路线（ VPR）工具，设计很灵活，足够让许多 FPGA架构的比较 VPR 可以执行的位置，要么全球路由或合并后的全球详细路由。这是公开的 http:/www.eecg.toronto.edu/ jayar/软件。  为了使 FPGA 体系结构的比较有意义，它是至关重要的 CAD 工具用于将每个电路架构，以地图的高品质展现。路由相优于所有的 VPR 在查看 FPGA 的路由器方面，任何标准基准测试的结果都可用，并且指出 VPR 的砂矿和路 由器的组

4、合胜过所有出版的FPGA 布局和布线工具。本文结构如下：  在第 2 节我们描述了一些 VPR 功能的 FPGA 架构和范围与它可能被使用的地方。在第 3 和第 4 节，我们描述了布局布线法。在第 5 节讲述了比较有必要的 VPR 曲目数量和该电路成功的布线所要求的其他已发表的工具。在第 6 节得出了我们的结论，并提出一些 VPR 将来的升级。   2 2 概述 VPR 图 1 概括了 VPR 的 CAD 流程。 VPR 投入到由一个 technologymapped 网表和一个文本文件描述了的 FPGA 架构中。 VPR 可以放置电路，或一个预先存在的位置，可以读入 VP

5、R 可以执行或者是全局的路线或合并后的全球 /详细的安置途径。 VPR 的输出由布局、布线和统计组成，评估一项有用的工具 FPGA 架构，如路由线长，跟踪计数最大净长度。给出一些可指定的建筑结构参数描述文件：    逻辑块输入和输出的数量，   对每个逻辑块的输入和输出端访问（ S）之和  逻辑等价性不同的输入和输出引脚（例如，所有对照表输入功能当量），   对 I /成一行或一列的 FPGA 适合 O 引脚数，   逻辑块阵列的尺寸（如 23 30 的逻辑块）。此外，如果全球路由要执行，你也可以指定：   横向和纵向通道的

6、相对宽 度之和   在不同区域的 FPGA 的渠道相对宽度。最后，如 果合并后的全球和详细的路由被执行，一个也会进行求值：   开关块 1架构（即为何路由曲目是相互关联的），   曲目号码，每个逻辑块的输入引脚连接（  1），   为逻辑块输出 FC 值，  对 I / O 口 FC 值。    3 当前的体系结构描述格式不允许跨越多个领域和多个逻辑块和被列入路由体系结构，但我们目前加入此功能。添加新的路由架构的功能 VPR 相对容易，因为 VPR 使用体系结构描述来创建路由资源图。每个路由跟踪和建设中的每一个脚成

7、为在这个图中的节点， 图边表示为允许的连接。路由器，图形可视化和统计计算程序都与此路由资源图的工作相关，所以添加新的路由架构功能仅涉及更改的子程序来建设这个图。虽然 VPR 最初是岛式 FPGA 的开发 2， 3，它也可以和以行为为基础的 FPGA 应用 4。  VPR 目前没有能力为目标的层次 FPGA 的 5，显然增加一个适当的位置和成本函数设计所需的布线资源图形程序将使其能够解决这些问题。最后， VPR 的内置图形允许交互式可视化的布局，路由可用资源和互连的可能途径路由资源。      VPACK 逻辑块包装程序 /网络表翻译  VPAC

8、K 读取一个已 经技术映射电路网表格式 blif 到 LUT 和触发器，包装成所需的 FPGA 逻辑 LUT 和触发器块，并输出在 VPR 的网表。  VPACK 可以针对逻辑块组成一个 LUT，如图 2 所示，因为这是一种常见的 FPGA 逻辑元件。  VPACK 也针对逻辑块包含几个有用的 LUT 和几个拖动程序，有或没有共享 LUT 的输入 6。这些“clusterbased”逻辑块类似于最近由 Altera FPGA 开发的工具类型。  3 布局算法  VPR 采用模拟退火算法 7。我们已经尝试与几个不同的成本函数联系，发现我们称之为线性挤塞的成本函数提供了一个合理 的计算时间，最好的结果 8。此成本函数的函数形式就是对所有的求和电路中的网进行计算。对于每一个网，北方新宇和 bby指出在其边界框的水平和垂直跨度分别为 Q（ n）的因数补偿。边界线长度模型中的实际低估所需的布线，就可以看成超过三个终端网，作为建议 10。它的价值取决于净 N两端号码 ； Q 是对总体 1 有 3 个或更少的终端，并慢慢增加了 50 台网逻辑与上 2.79。