带有偶效验电位数据发生器课程设计报告

《带有偶效验电位数据发生器课程设计报告》由会员分享，可在线阅读，更多相关《带有偶效验电位数据发生器课程设计报告（13页珍藏版）》请在毕设资料网上搜索。

1、 课 程 设 计 说 明 书 题目 带有偶效验电位数据发生器 系(部) 电子与通信工程 专业(班级) 电气二班 姓名 学号 指导教师 起止日期 2012 年 12 月 16-28 号 电子设计自动化电子设计自动化设计任务书设计任务书 课题名称 带有偶校验位的数据发生器设计 设 计 内 容 及 要 求 试设计一个带有偶校验位的数据发生器。该数据发生器具有三个输入端， 输入为一组并行 3 位二进制数码，输岀是一组串行（低位先行）的四位二进 制数码，其中串行输岀的数码的最后一位（即最高位）为偶校验位（由数据 发送器输出时加入） ，前 3 位依次为数据位，当输入的 3 位二进制码中有奇数 个 1 时，

2、使其偶校验位为 1，否则为 0。同时数码管也显示输岀的四位二进制 数码。系统提供 50MHZ 频率的时钟源。完成该系统的硬件和软件的设计，并 制作出实物装置，调试好后并能实际运用（指导教师提供制作所需的器件） ， 最后就课程设计本身提交一篇课程设计说明书。 设 计 工 作 量 1、VHDL 语言程序设计； 2、波形仿真； 3、在实验装置上进行硬件测试，并进行演示； 4、提交一份完整的课程设计说明书，包括设计原理、程序设计、程序分析、 仿真分析、硬件测试、调试过程，参考文献、设计总结等。 进 度 安 排 起止日期（或时间量） 设计内容（或预期目标） 备注 第 1 天 课题介绍，答疑，收集材料 第

3、 2 天 设计方案论证 第 3 天 进一步讨论方案, 对设计方案进行必要的修 正， 方案确定后开始进行 VHDL 语言程序设 计 第 4 天 设计 VHDL 语言程序 第 59 天 在实验装置上进行硬件测试， 对 VHDL 语言 程序进行必要的修正，并进行演示 第 10 天 编写设计说明书 教研室 意见 年 月 日 系（部）主 管领导意见 年 月 日 目录 第 1 章 设计方案与论证 错误错误!未定义书签。未定义书签。 1.1 设计内容及要求. 错误错误!未定义书签。未定义书签。 第 2 章 模块设计 错误错误!未定义书签。未定义书签。 2.1 分频模块. 错误错误!未定义书签。未定义书签。

4、2.2 顶层文件. 7 第 3 章 总体设计与仿真 .10 3.1 总体设计方案10 3.2 引脚分配15 实验总结与体会 16 参考文献： .16 一 设计内容及要求 试设计一个带有偶校验位的数据发生器。该数据发生器具有三个输入端，输入为一组并行 3 位二进制数码，输岀是一组串行（低位先行）的四位二进制数码，其中串行输岀的数码的最 后一位（即最高位）为偶校验位（由数据发送器输出时加入） ，前 3 位依次为数据位，当输 入的 3 位二进制码中有奇数个 1 时，使其偶校验位为 1，否则为 0。同时数码管也显示输岀 的四位二进制数码。系统提供 50MHZ 频率的时钟源。完成该系统的硬件和软件的设计，并 制作出实物装置，调试好后并能实际运用（指导教师提供制作所需的器件） ，最后就课程设 计本身提交一篇课程设计说明书。 二大体步骤 1.课题介绍 2.设计方案论证 3.进一步讨论方案, 对设计方案进行必要的修正， 方案确定后开始进行 VHDL 语言程序设计 4.设计 V