欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    带有偶效验电位数据发生器课程设计报告

    • 资源ID:1454978       资源大小:124KB        全文页数:13页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    带有偶效验电位数据发生器课程设计报告

    1、 课 程 设 计 说 明 书 题目 带有偶效验电位数据发生器 系(部) 电子与通信工程 专业(班级) 电气二班 姓名 学号 指导教师 起止日期 2012 年 12 月 16-28 号 电子设计自动化电子设计自动化设计任务书设计任务书 课题名称 带有偶校验位的数据发生器设计 设 计 内 容 及 要 求 试设计一个带有偶校验位的数据发生器。该数据发生器具有三个输入端, 输入为一组并行 3 位二进制数码,输岀是一组串行(低位先行)的四位二进 制数码,其中串行输岀的数码的最后一位(即最高位)为偶校验位(由数据 发送器输出时加入) ,前 3 位依次为数据位,当输入的 3 位二进制码中有奇数 个 1 时,

    2、使其偶校验位为 1,否则为 0。同时数码管也显示输岀的四位二进制 数码。系统提供 50MHZ 频率的时钟源。完成该系统的硬件和软件的设计,并 制作出实物装置,调试好后并能实际运用(指导教师提供制作所需的器件) , 最后就课程设计本身提交一篇课程设计说明书。 设 计 工 作 量 1、VHDL 语言程序设计; 2、波形仿真; 3、在实验装置上进行硬件测试,并进行演示; 4、提交一份完整的课程设计说明书,包括设计原理、程序设计、程序分析、 仿真分析、硬件测试、调试过程,参考文献、设计总结等。 进 度 安 排 起止日期(或时间量) 设计内容(或预期目标) 备注 第 1 天 课题介绍,答疑,收集材料 第

    3、 2 天 设计方案论证 第 3 天 进一步讨论方案, 对设计方案进行必要的修 正, 方案确定后开始进行 VHDL 语言程序设 计 第 4 天 设计 VHDL 语言程序 第 59 天 在实验装置上进行硬件测试, 对 VHDL 语言 程序进行必要的修正,并进行演示 第 10 天 编写设计说明书 教研室 意见 年 月 日 系(部)主 管领导意见 年 月 日 目录 第 1 章 设计方案与论证 错误错误!未定义书签。未定义书签。 1.1 设计内容及要求. 错误错误!未定义书签。未定义书签。 第 2 章 模块设计 错误错误!未定义书签。未定义书签。 2.1 分频模块. 错误错误!未定义书签。未定义书签。

    4、2.2 顶层文件. 7 第 3 章 总体设计与仿真 .10 3.1 总体设计方案10 3.2 引脚分配15 实验总结与体会 16 参考文献: .16 一 设计内容及要求 试设计一个带有偶校验位的数据发生器。该数据发生器具有三个输入端,输入为一组并行 3 位二进制数码,输岀是一组串行(低位先行)的四位二进制数码,其中串行输岀的数码的最 后一位(即最高位)为偶校验位(由数据发送器输出时加入) ,前 3 位依次为数据位,当输 入的 3 位二进制码中有奇数个 1 时,使其偶校验位为 1,否则为 0。同时数码管也显示输岀 的四位二进制数码。系统提供 50MHZ 频率的时钟源。完成该系统的硬件和软件的设计,并 制作出实物装置,调试好后并能实际运用(指导教师提供制作所需的器件) ,最后就课程设 计本身提交一篇课程设计说明书。 二大体步骤 1.课题介绍 2.设计方案论证 3.进一步讨论方案, 对设计方案进行必要的修正, 方案确定后开始进行 VHDL 语言程序设计 4.设计 V


    注意事项

    本文(带有偶效验电位数据发生器课程设计报告)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583