数字电路课程设计--数字电子钟逻辑电路设计

《数字电路课程设计--数字电子钟逻辑电路设计》由会员分享，可在线阅读，更多相关《数字电路课程设计--数字电子钟逻辑电路设计（16页珍藏版）》请在毕设资料网上搜索。

1、 1 数字数字电路课程设计报告电路课程设计报告 设计课题： 数字电子钟逻辑电路设计 班 级：13 级电子科学与技术 姓 名： 学 号： 指导老师： 设计时间：2016 年 1 月 18 日20 日 学 院：物理与信息工程学院 2 内容摘要内容摘要 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的 机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点， 因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、 码头、机场等公共场所的大型数显电子钟。数字电子时钟是一个对标 准频率（1Hz）进行计数的计数电路。通常使用石英晶体振荡器电路构 成数字钟，以保证其频率的稳定。 以

2、16 进制芯片 74HC161 设计成 6 或 10 进制来实现时间计数单元的计数功能。采用 CD4511 作为显示译码 电路。选择 LED 数码管作为显示单元电路。 由 CD4511 把输进来的二进 制信号翻译成十进制数字，再由数码管显示出来。 3 目 录 一、 内容提要 二、 设计任务和要求 三、 总体方案选择的论证 四、 单元电路的设计、元器件选择和参数计算 五、 电路图 六、 组装与调试 七、 所用元器件 八、 设计总结 九、 附录 十、 参考文献 4 数字电子钟逻辑电路设计 一、 内容提要 本次课程设计的目的是通过设计与实验，了解 CD4060、CD4511， 74HC74、74HC

3、l61、74HC00、74HC04 等芯片的功能和管脚排列，进一 步理解设计方案与设计理念，扩展设计思路与视野。 二、设计任务和要求 用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟， 要求如下： 1由晶振电路产生 1Hz 标准秒信号。 2秒、分为 0059 六十进制计数器。 3时为 0023 二十四进制计数器。 4周显示从 1日为七进制计数器。 5可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于 手动位 置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入 的校正。 5 三、总体方案的论证 系统框图 根据设计方案，对照数字电子钟的框图，可分为以下几个模块进 行设计：

4、 秒脉冲发生器、计数译码、数码显示、校正电路 秒脉冲发生器:是数字钟的核心部分， 它的精度和稳定度决定了数字钟 的质量。通常用晶体振荡器发出的脉冲经过整形、分频获得 1Hz 标准 秒脉冲。 计数译码:秒、分、 时、 日分别为 60、60、 24 和 7 进制状态表计数器。 秒、分均为六十进制，即显示 0059，它们的个位为十进制，十位为 6 六进制。时为二十四进制计数器，显示为 0023，个位仍为十进制， 而十位为三进制，但当十进位计到 2，而个位计到 4 时清零，就为二 十四进制了。 数码显示:采用共阴的数码管。 校正电路:由于走时不准确而造成显示的时间跳变过快或过慢， 此时就 要对表进行校准。这一功能利用手动单脉冲或连续脉冲输入对其进行 校准。 四、单元电路的设计、元器件选择和参数计算 （1） 元器件选择 74HC00：2 输入端四与非门，极限电源电压 7V。74HC04：内含 6 组相同的反相器,极限电源电压 7V。 74HC74：是个双 D 触发器，可以做成二分频,极限电源电压 7V。 74HC161：可预置同步 4 位