毕业设计-数字频率合成器的FPGA设计

《毕业设计-数字频率合成器的FPGA设计》由会员分享，可在线阅读，更多相关《毕业设计-数字频率合成器的FPGA设计（26页珍藏版）》请在毕设资料网上搜索。

1、xxxx 学校 数字信号处理毕业设计 题目：题目：数字频率合成器（数字频率合成器（DDS）的）的 FPGA 设计设计 班 级： 设计人： 设计人： 指导老师： - 1 - 目目 录录 目 录 . - 1 - 一、设计目的、要求 - 2 - 1.1、设计目的. - 2 - 1.2、设计内容. - 2 - 1.3、设计工具. - 2 - 二、设计原理及相关硬件 . - 3 - 2.1、按键电路原理 - 3 - 2.2、高速 AD/DA PACK 板原理 - 4 - 2.3、设计原理. - 5 - 三、DDS 系统设计. - 8 - 3.1、创建新模型 . - 8 - 3.2、建立 DDS 子系统

2、- 9 - 3.3、Simulink 模型的仿真 - 14 - 3.4、在 DSP Builder 中使用外部的 VHDL 代码 - 16 - 3.5、SignalCompiler 模型设计的综合与编译. - 18 - 3.6、在 Quartus II 软件中完成设计. - 18 - 四、实验参考程序 - 19 - 4.1、DDS 频率控制字和频率的数码管显示程序 - 19 - 五、总结 - 24 - 六、参考文献. - 25 - - 2 - 一一、设计目的设计目的、要求、要求 1.1、设计目的设计目的 使用 Matlab/Quartus II/Dsp Builder 在 FPGA 实现直接数

3、字频率合成器 （DDS）的设计，在 DSP Builder 中使用外部的 VHDL 代码，并通过层次化设计 方法来设计模型。 1.2、设计设计内容内容 使用 DDS 的方法设计一个任意频率（0Hz7.5Hz）的正弦信号发生器，利用 Matlab/Quartus II/Dsp Builder 完成设计和仿真等工作，并进行硬件测试。为配合 实验操作，提供一个接口测试模块 dds_test。该模块主要负责按键输入、数码 显示等操作， 使用说明如下： 按 KEY1KEY8 输入 DDS 频率字， 由数码管 18 显 示。输入输出接口如图 1.2 所示。 图 1.2 dds_test 接口模块 1.3、

4、设计工具设计工具 软件：Quartus II 是 Altera 公司的综合性 PLD/FPGA 开发软件，支持原理 图、VHDL、VerilogHDL 以及 AHDL（Altera Hardware Description Language） 等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬 件配置的完整 PLD 设计流程。 Matlab 是美国 MathWorks 公司出品的商业数学软件，用于算法开发、数据 可视化、数据分析以及数值计算的高级技术计算语言和交互式环境，主要包括 MATLAB 和 Simulink 两大部分。 DSP Builder 在算法友好的开发环境中

5、帮助设计人员生成 DSP 设计硬件表 征， 从而缩短了DSP设计周期。 已有的MATLAB函数和Simulink模块可以和Altera DSP Builder 模块以及 Altera 知识产权(IP)MegaCore 功能相结合，将系统级设 计实现和 DSP 算法开发相链接。DSP Builder 支持系统、算法和硬件设计 - 3 - 共享一个公共开发平台。 硬件：MagicSOPC 创新教学实验开发平台 MagicSOPC 是基于 Altera Nios II SOPC 系列的专业级创新教学实验开发平台；采用 Altera 公司 Cyclone II 系列 150 万门的 FPGA，先进的系

6、统化、模块化设计；丰富的人机交互方式，众 多的高性能外设使得 MagicSOPC 实验开发平台具有卓越的性能和无与伦比的灵 活性。 平台标配的 核心板 是 PowerSOPC-2C35 ，核心板 由 Altera 公司的 EP2C35F672 150 万门 FPGA、 128Mb Flash、 8Mb SRAM、 128Mb DDR SDRAM （DDR333） 、 16Mb 的配置器件 EPCS16、2Kb 的 E2PROM 以及 USB2.0 控制器等器件组成。 二二、设计原理、设计原理及相关硬件及相关硬件 2.1、按键电路按键电路原理原理 主板上具有 8 个独立按键和 8 个独立 LED，电路如图 2.1 所示，电路中 低电平表示按键按下，低电平点亮 LED,一般 LED 的压降约为 1.7V，LED 点亮时 的电流 3.31.7 0.00727 220 D DLED LED VV I R ,即 7.3mA。电路中电阻 RP9、RP10 都是保护用的防止 FPGA 的 IO 设为输入且为高电平在按键