数字式电子钟设计--课程设计

《数字式电子钟设计--课程设计》由会员分享，可在线阅读，更多相关《数字式电子钟设计--课程设计（6页珍藏版）》请在毕设资料网上搜索。

1、 数字电路课程设计数字电路课程设计 数字电子钟设计与效验数字电子钟设计与效验 一一 设计要求：设计要求： 1） 具有正常的时、分、秒计时显示功能 2） 能进行手动校时、校分 3） 能进行整点报时，从 59 分 50 秒开始，逢单响一下，频率为 500HZ，最后一响频率 为 1000HZ 4） 若小时为十二进制显示的，则要有上、下午显示功能 二二 课题分析课题分析： 1） 指导思想： 整个课程设计分成三个主要的模块：时，分，秒显示电路；校时，校分电路；整 点报时电路。利用中小规模的门电路及一些集成块实现各种功能。动手过程中要求电 路尽量简单一点。每个模块完成后要先调试一下，能运行后在进行下一个模

2、块的接线。 2） 优点（特点） ：手动校时，但是只能加，不能减。选用 24 小时显示，这样就不用再 设计上下午这一模块。 3） 原理框图： 秒信号 1m 1h 1s 秒 计 时 分 计 时 时 计 时 CP1 CP2 1KHZ 秒个位 秒十位 译码 译码 分个位 分十位 译码 译码 时个位 时十位 译码 译码 秒个位 秒十位 计时 计时 M10 M6 分个位 分十位 计时 计时 M10 M6 时计时 M24 校分电路 校时电路 整点报时电路 4） 部件设计： 秒信号： 要求：T=1S 误差：尽量小（0.0001） 实验时从实验箱上直接连 M60、M24/M12 计数器设计 Q A 14 Q B

3、 13 Q C 12 Q D 11 R C O 15 A 3 B 4 C 5 D 6 EN P 7 EN T 10 LO A D 9 CLR 1 CLK 2 U2 74LS160D U3A 74LS04D 2 1 U4A 74LS00D 1 2 3 Q A 14 Q B 13 Q C 12 Q D 11 R C O 15 A 3 B 4 C 5 D 6 EN P 7 EN T 10 LO A D 9 CLR 1 CLK 2 U1 74LS160D M60 进制计数器设计 U3A 74LS04D 2 1 U4A 74LS00D 1 2 3 Q A 14 Q B 13 Q C 12 Q D 11

4、R C O 15 A 3 B 4 C 5 D 6 EN P 7 EN T 10 LO A D 9 C LR 1 C LK 2 U1 74LS160D Q A 14 Q B 13 Q C 12 Q D 11 R C O 15 A 3 B 4 C 5 D 6 EN P 7 EN T 10 LO A D 9 C LR 1 C LK 2 U2 74LS160D M24 进制计数器设计 译码以及显示电路设计 校时、校分电路设计 分个位 CP 秒十位清零端 CP1 十个位 CP 分十位清零端 CP2 整点报时电路设计 从 7 点 59 分 50 秒开始 响 响 响 响 响 5051525354555657

5、585900 500HZ 500HZ 500HZ 500HZ 1000HZ & & 5） 整图： 三三 实际装配、调试、结果说明：实际装配、调试、结果说明： 故障及排除过程：在基本电路连接好以后，出现了显示器显示错误，仔细检查后，发现 线路连接并没有错误，通过老师指导，找到了错误原因，是器件的问题。与此同时也学会了 用一些简便的检测器件好坏的办法。 校时、校分电路测试的过程中，也出现了问题，后来经过讨论，得知是接入校时、电路 时，原来的 CP 端的输入没有去掉，因此还是按原来的电路运行，所接的校时、校分电路并 不起作用，经过修改运行成功。 在报时电路中也出现喇叭不响的情况，经过检查，是线路连接出现错误，修改后正常运 行。 实验运行成功！ 四四 收获，建议，意见：收获，建议，意见： 通过本次课程设计使我觉的这才是真正的学了数字电子的，本时的理论学习，真的不 知道该如何应用， 到底学的有什么好处， 现在我体会到了， 这门功课的趣味性。 初一看图纸， 那么多的线路，觉的令人头疼，但是只要去弄懂了每一条线路的意义，为什么要接这根线， 把整体的线路图分开考虑，也就化难为简了。在这次实验中，我们开始还是挺顺利的，但是 当接上分显示电路时，就发生问题了，开始我们以为是电路接错了，后来检查了好几次，电 路也重接了好几次就是不行，经老师的提醒，才检查是器件出了