数字电子技术课程设计--数字钟设计报告

《数字电子技术课程设计--数字钟设计报告》由会员分享，可在线阅读，更多相关《数字电子技术课程设计--数字钟设计报告（14页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术课程设计报告数字电子技术课程设计报告 课程名称： 数字电子技术课程设计 学 院： 电气与电子信息工程学院 专业班级： 信 科 101 学生姓名： 指导教师： 完成时间： 报告成绩： 评阅意见： 评阅教师_ 日期_ 数字钟设计报告 一、设计要求 （1）设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时； 为了保证计时的稳定及准备由晶体振荡器提供表针时间基准信号。 （2）设计要求 画出电路原理图（或仿真电路图） ； 元器件及参数选择； 电路仿真与调试

2、； PCB 文件生成与打印输出。 （3）制作要求 自行装配和调试，并能发现问题和解决问题。 （4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相 比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到 了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序 电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制 作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集 成电路的作用及实用方法，且由于数字钟包括组合

3、逻辑电路和时序电路。通过它 可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 三、设计的具体实现 1、系统概述 数字钟一般由六个部分组成， 其中振荡器和分频器组成标准的秒信号发生器， 由不同进制的计数器、译码器和显示器组成计时系统。 数字钟电路主体组成框图： 图 1 该数字钟的工作原理：振荡器产生的稳定的高频脉冲信号，作为数字钟的时 间基准，再经过分频器输出标准秒脉冲。秒脉冲器计满 60 秒后向分计数器进位， 分计数器计满 60 后向小时计数器进位，小时计数器按照 12 小时规律计数，计到 12 点时复位为零点。计数器的输出经过译码器送到显示器。计时出现误差可以用 校时电路进行

4、校时，校分，校秒。 2、单元电路设计 （1） 、秒信号电路 秒信号电路是数字钟的核心部分，它的精度和稳定度决定于数字钟的质量。 用于时钟和仪器仪表中作时基的秒脉冲，要求频率稳定度高，一般采用将高频率 的振荡器经过分频得到秒脉冲信号。振荡频率越高，秒脉冲精度越高，而需要分 频电路的级数就越多。由触发器的分频作用可知，一级触发器能实现二分频。为 了使振荡频率稳定，通常用晶体振荡器发出的脉冲经过整形、分频获得1H z秒信 号。 时基电路常使用通用集成电路，利用集成电路的多级分频作用对振荡信号频 率进行分频，获得秒脉冲，本次选用4060C D，4060C D为14分频电路，再经一 次分频即得1H z的

5、标准秒信号。秒信号电路如图 2 所示。 图 2 注： 1）4060C D简介 4060C D引脚功能如图 3 所示。它的内部由一组 14 级二进制串行计数/分频和 振荡电路组成。14 级二进制分频器可以实现 16384（ 4 12）分频从第 4 级开始至 第 14 级，除 11 级无输出外，各级输出对应4 Q 14Q。内部的震荡电路通过外接 RC 元件可组成 RC 振荡器，或用石英晶体构成石英晶体振荡器，振荡器最高工作 频率电路通过外接 RC 元件可组成 RC 震荡电路，或用石英晶体构成石英晶体振荡 器，振荡器最高工作频率可达 690kHz 以上。当作时钟长生秒脉冲时，外接 32.768kHz

6、 的石英晶体，以及适当的电阻和电容，可产生 32.768kHz 的方波信号。 将 32.768kHz 进行 4 12分频，从不同的 Q 端可得到不同的分频信号输出，从 4 Q端 输出信号为 2048Hz，从 14 Q端输出信号为 2Hz。再对 2Hz 的信号进行而分频，就 得到所需要的秒脉冲信号。 图 3 2）石英晶体 石英晶体是一种具有压电效应的晶体材料制成的电子元件。在石英晶体两极 加上交变电场，晶片会产生机械形变；若在晶片上加机械压力，则会在晶片的相 应方向上长生一定的电场。这种效应成为压电效应。在一般情况下，晶片的机械 振动的振幅和交变电场的振幅都很小，只有当外加交变电场的频率为某一特定频 率时，其振幅比在其他频率下的振幅大得多，这种效应称压电谐振。这与 LC 回路 的谐振十分相似，所以，石英晶体又称石英谐振器。 石英晶体的谐振频率由生产中晶体的切割方向和几何尺寸决定。石英晶体产 品的谐